JPH0265234A - 半導体基板の製法 - Google Patents
半導体基板の製法Info
- Publication number
- JPH0265234A JPH0265234A JP63217822A JP21782288A JPH0265234A JP H0265234 A JPH0265234 A JP H0265234A JP 63217822 A JP63217822 A JP 63217822A JP 21782288 A JP21782288 A JP 21782288A JP H0265234 A JPH0265234 A JP H0265234A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- substrate
- oxygen
- oxide film
- silicon semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体基板、特にＳ ＯＩ （５ｉｌｉｃｏ
ｎ ｏｎｉｎｓｕｌａｔｏｒ ）基板の製法に関する。
ｎ ｏｎｉｎｓｕｌａｔｏｒ ）基板の製法に関する。
本発明は、半導体基板の所定領域に酸化膜を形成したＳ
ＯＩ基板の製法において、半導体基板に対し、酸素をチ
ャネリング方向から低ドーズ量でイオン注入する工程と
上記半導体基板に対しアニールする工程とを繰返して上
記半導体基板の所定領域に酸化膜を形成することにより
、半導体基板の表面の結晶性を維持できると共に、酸素
プロファイルの広がりを防止することができ、所定領域
に所望の酸化膜を形成することができるようにしたもの
である。
ＯＩ基板の製法において、半導体基板に対し、酸素をチ
ャネリング方向から低ドーズ量でイオン注入する工程と
上記半導体基板に対しアニールする工程とを繰返して上
記半導体基板の所定領域に酸化膜を形成することにより
、半導体基板の表面の結晶性を維持できると共に、酸素
プロファイルの広がりを防止することができ、所定領域
に所望の酸化膜を形成することができるようにしたもの
である。
一般に、半導体基板、特にＳＯＩ基板を形成する方法と
しては、酸素のイオン注入を使用して酸化膜を半導体基
板の所定領域（表面より所定深さ位置）に形成し、その
後表面に酸化膜を有する別の半導体基板と貼シ合わせた
のち、イオン注入した側の半導体基板を研削、研磨する
という方法がある。
しては、酸素のイオン注入を使用して酸化膜を半導体基
板の所定領域（表面より所定深さ位置）に形成し、その
後表面に酸化膜を有する別の半導体基板と貼シ合わせた
のち、イオン注入した側の半導体基板を研削、研磨する
という方法がある。
そこで、従来のＳＯＩ基板の製法を第４図に基づいて説
明すると、まず、同図Ａに示すように、シリコン半導体
基板ａυの所定領域（表面から約１０００Ｘ付近）ａ汐
に酸素（０＋）をイオン注入（ドーズ量４ Ｘ １０１
７／ｃｍ” 、注入エネｋ キー ７０ＫｅＶ ）する
。
明すると、まず、同図Ａに示すように、シリコン半導体
基板ａυの所定領域（表面から約１０００Ｘ付近）ａ汐
に酸素（０＋）をイオン注入（ドーズ量４ Ｘ １０１
７／ｃｍ” 、注入エネｋ キー ７０ＫｅＶ ）する
。
次に、同図Ｂに示すように、上記シリコン半導体基板α
υをアニール処理して所定領域（１２１をＳｉＯｘ酸化
膜から成るストッパー層（１３を形成する。
υをアニール処理して所定領域（１２１をＳｉＯｘ酸化
膜から成るストッパー層（１３を形成する。
次に、同図Ｃに示すように、別のシリコン半導体基板０
４）の表面に熱酸化を施しであるいはＣＶＤ法により５
ｉ０２酸化膜α鴎を形成あるいは成長させる。
４）の表面に熱酸化を施しであるいはＣＶＤ法により５
ｉ０２酸化膜α鴎を形成あるいは成長させる。
その後、同図りに示すように、シリコン半導体基板ａυ
の表面と別のシリコン半導体基板θａの５ｉ０２酸化膜
θつ側とを貼シ合わせたのち、シリコン半導体基板αυ
の端面から研削を行い、ストッパー層（１３）付近から
はＫＯＨ溶液を用いてエツチングによる研磨を行う。
の表面と別のシリコン半導体基板θａの５ｉ０２酸化膜
θつ側とを貼シ合わせたのち、シリコン半導体基板αυ
の端面から研削を行い、ストッパー層（１３）付近から
はＫＯＨ溶液を用いてエツチングによる研磨を行う。
そして、同図Ｅに示すように、上記研磨作業をストッパ
ー層（１３の表面まで研磨した時点で止める。
ー層（１３の表面まで研磨した時点で止める。
さらに、同図Ｆに示すように、フッ酸溶液を用いて上記
ストン・ξ−層０りをエツチング除去することにより、
従来におけるＳＯＩ基板θｅができあがる。
ストン・ξ−層０りをエツチング除去することにより、
従来におけるＳＯＩ基板θｅができあがる。
上記従来のＳＯＩ基板の製法においては、シリコン半導
体基板（１１３に対して酸素（Ｏ＋）をイオン注入する
際、例えばシリコン半導体基板ａυの面方向（１００）
に対するチャネリング方向からイオン注入を行うが、実
際には所要のドーズ量（４Ｘ１０１７／ｃｍ２）に達す
る前即ち、１×１０１６／Ｃｒｎ２の時点でシリコン半
導体基板（１υの表面（ＩＩＡ）が非晶質化してしまう
ことが確認されている。ここで、第５図で示すイオン注
入前及び従来の方法でイオン注入した場合におけるシリ
コン半導体基板の表面の紫外線反射スペクトル特性を見
ると、イオン注入後のもの（曲線■）はイオン注入前の
もの（曲線Ｉ）と比してピーク値がほとんど存在しない
状態と々つており、非晶質化していることがわかる。
体基板（１１３に対して酸素（Ｏ＋）をイオン注入する
際、例えばシリコン半導体基板ａυの面方向（１００）
に対するチャネリング方向からイオン注入を行うが、実
際には所要のドーズ量（４Ｘ１０１７／ｃｍ２）に達す
る前即ち、１×１０１６／Ｃｒｎ２の時点でシリコン半
導体基板（１υの表面（ＩＩＡ）が非晶質化してしまう
ことが確認されている。ここで、第５図で示すイオン注
入前及び従来の方法でイオン注入した場合におけるシリ
コン半導体基板の表面の紫外線反射スペクトル特性を見
ると、イオン注入後のもの（曲線■）はイオン注入前の
もの（曲線Ｉ）と比してピーク値がほとんど存在しない
状態と々つており、非晶質化していることがわかる。
従って、この状態で所要のドース１（４Ｘ１０１７／Ｃ
ｒｎ２）までイオン注入を続けると、第６図に示すよう
にシリコン半導体基板０υの表面（１１Ａ）の非晶質化
のため、酸素の濃度ビークＲｐが徐々に表面側へ移動し
、結果的に酸素プロファイルが広がり所定領域（１２）
に所望の酸化膜０３）を形成することができないという
おそれがあると共に、基板００表面のシリコン層（１６
）の厚さが設計通りにならないという不都合があった。
ｒｎ２）までイオン注入を続けると、第６図に示すよう
にシリコン半導体基板０υの表面（１１Ａ）の非晶質化
のため、酸素の濃度ビークＲｐが徐々に表面側へ移動し
、結果的に酸素プロファイルが広がり所定領域（１２）
に所望の酸化膜０３）を形成することができないという
おそれがあると共に、基板００表面のシリコン層（１６
）の厚さが設計通りにならないという不都合があった。
本発明は、このような点に鑑み成されたもので、その目
的とするところはシリコン基板表面の結晶性を維持させ
たまま所定領域に所望の酸化膜が形成できるようにして
目的のＳＯＩ基板を製造することができる半導体基板の
製法を提供するものである。
的とするところはシリコン基板表面の結晶性を維持させ
たまま所定領域に所望の酸化膜が形成できるようにして
目的のＳＯＩ基板を製造することができる半導体基板の
製法を提供するものである。
本発明の半導体基板の製法は、半導体基板例えばシリコ
ン半導体基板（１）の所定領域（表面（ＩＡ）より所定
深さ位置）（２）に対し、酸素（０＋）をチャネリング
方向から低ドーズ量でイオン注入したのち、全体をアニ
ール処理してシリコン半導体基板表面（ＩＡ）の結晶性
を回復させるという工程を繰返して上記所定領域（２）
に所要量の酸素を注入し、所望の酸化膜（３）を形成す
るよう拠したことである。尚、その後は別のシリコン半
導体基板（４）を貼り合わせたのち、上記シリコン半導
体基板（１）の端面からストッパ層となる酸化膜（３）
まで研削・研磨して後、酸化膜（３）を除去して所望の
ＳＯＩ基板（６）を形成する。
ン半導体基板（１）の所定領域（表面（ＩＡ）より所定
深さ位置）（２）に対し、酸素（０＋）をチャネリング
方向から低ドーズ量でイオン注入したのち、全体をアニ
ール処理してシリコン半導体基板表面（ＩＡ）の結晶性
を回復させるという工程を繰返して上記所定領域（２）
に所要量の酸素を注入し、所望の酸化膜（３）を形成す
るよう拠したことである。尚、その後は別のシリコン半
導体基板（４）を貼り合わせたのち、上記シリコン半導
体基板（１）の端面からストッパ層となる酸化膜（３）
まで研削・研磨して後、酸化膜（３）を除去して所望の
ＳＯＩ基板（６）を形成する。
まだその他、酸素のドーー！：量を多くすることにより
上記酸化膜（３）を絶縁膜とし、別のシリコン半導体基
板（１）を貼り合わせることなしに、そのままＳＯＩ基
板としてもよい。
上記酸化膜（３）を絶縁膜とし、別のシリコン半導体基
板（１）を貼り合わせることなしに、そのままＳＯＩ基
板としてもよい。
上述のように本発明の製法によれば、一つ一つのイオン
注入の量が少ないだめ、シリコン半導体基板表面（ＩＡ
）の非晶質化はそれほど進行しないと共に、それぞれの
イオン注入の後にアニール処理を行ってシリコン半導体
基板表面（ＩＡ）の結晶回復を図っているため、シリコ
ン半導体基板表面（ｌＡ）の結晶性は維持される。
注入の量が少ないだめ、シリコン半導体基板表面（ＩＡ
）の非晶質化はそれほど進行しないと共に、それぞれの
イオン注入の後にアニール処理を行ってシリコン半導体
基板表面（ＩＡ）の結晶回復を図っているため、シリコ
ン半導体基板表面（ｌＡ）の結晶性は維持される。
従って、イオン注入時における酸素の濃度ピークの表面
方向への広がりがなくなり、所要量の酸素を確実に所定
領域（２）に注入することができるので、所定領域（２
）に所望する酸化膜（３）を形成することができると共
に、基板（１）表面のシリコン層（７）の厚さを設計通
りに形成することができる。
方向への広がりがなくなり、所要量の酸素を確実に所定
領域（２）に注入することができるので、所定領域（２
）に所望する酸化膜（３）を形成することができると共
に、基板（１）表面のシリコン層（７）の厚さを設計通
りに形成することができる。
以下、第１図〜第３図を参照しながら本発明の詳細な説
明する。
明する。
第１図は、本実施例に係る半導体基板の製法、特にＳＯ
Ｉ基板の製法を示す工程図である。以下順を追ってその
工程を説明する。
Ｉ基板の製法を示す工程図である。以下順を追ってその
工程を説明する。
まず、同図Ａに示す°ようにシリコン半導体基板（１）
の所定領域（例えば、表面から１００ＯＸ付近）（２）
に酸素（０＋）をイオン注入する。尚、１回の注入量は
５×１０１５／Ｃｒｎ２であり、注入エネルギは７０Ｋ
ｅＶである。また注入方向は、表面の結晶面方向例えば
（１００）面へのチャネリング方向とする。
の所定領域（例えば、表面から１００ＯＸ付近）（２）
に酸素（０＋）をイオン注入する。尚、１回の注入量は
５×１０１５／Ｃｒｎ２であり、注入エネルギは７０Ｋ
ｅＶである。また注入方向は、表面の結晶面方向例えば
（１００）面へのチャネリング方向とする。
次建、同図Ｂに示すように、シリコン半導体基板（１）
全体を赤外線ランプアニールを行う（例えば１１５０Ｃ
，１分）。このアニール処理により、表面（ＩＡ）のイ
オン注入によって非晶質化した部分が結晶回復する。
全体を赤外線ランプアニールを行う（例えば１１５０Ｃ
，１分）。このアニール処理により、表面（ＩＡ）のイ
オン注入によって非晶質化した部分が結晶回復する。
上記工程をシリコン半導体基板（１）の所定領域（２）
Ｋ酸素を所要量（例えば４ Ｘ １０”７ｃｍ２ ）注
入するまで繰返す。
Ｋ酸素を所要量（例えば４ Ｘ １０”７ｃｍ２ ）注
入するまで繰返す。
次に、同図Ｃに示すように、上記工程を繰返すことによ
って所定領域（２）に高濃度の酸素含有の層いわゆる後
の研磨に対するＳｉＯｘ酸化膜から成るストッパー層（
３）が形成される。もちろん５ｉ０２酸化膜にてストン
・ξ−層（３）を形成してもよい。
って所定領域（２）に高濃度の酸素含有の層いわゆる後
の研磨に対するＳｉＯｘ酸化膜から成るストッパー層（
３）が形成される。もちろん５ｉ０２酸化膜にてストン
・ξ−層（３）を形成してもよい。
次に、同図りに示すように別のシリコン半導体基板（４
）の表面に熱酸化を施しであるいはＣＶＤ法を使用して
５ｉ０２酸化膜（５）を形成する。その後、同図Ｅに示
すように、シリコン半導体基板（１）の表面と別のシリ
コン半導体基板（４）の５ｉ０２酸化膜（５）側とを貼
り合わせたのち、シリコン半導体基板（１）の端面から
研削を行う。ストン・ξ−層（３）の付近まで研削した
後は、ＫＯＨ溶液にてエツチング効果を利用して研磨を
行う。
）の表面に熱酸化を施しであるいはＣＶＤ法を使用して
５ｉ０２酸化膜（５）を形成する。その後、同図Ｅに示
すように、シリコン半導体基板（１）の表面と別のシリ
コン半導体基板（４）の５ｉ０２酸化膜（５）側とを貼
り合わせたのち、シリコン半導体基板（１）の端面から
研削を行う。ストン・ξ−層（３）の付近まで研削した
後は、ＫＯＨ溶液にてエツチング効果を利用して研磨を
行う。
そして、同図Ｆに示すように、上記エツチングはストッ
パー層（３）の表面で止まる。
パー層（３）の表面で止まる。
次に、同図ｑに示すように、フッ酸溶液を用いてストツ
ノξ−層（３）をエツチング除去することにより目的の
ＳＯ■基板（６）を得る。
ノξ−層（３）をエツチング除去することにより目的の
ＳＯ■基板（６）を得る。
次に、第１図Ａ及びＢで示す酸素の低ドーズ量によるイ
オン注入後、ランプアニールによってシリコン半導体基
板（１）の表面（ＩＡ）が結晶回復する状態を第２図及
び第３図に基づいて説明する。
オン注入後、ランプアニールによってシリコン半導体基
板（１）の表面（ＩＡ）が結晶回復する状態を第２図及
び第３図に基づいて説明する。
第２図は、イオン注入前の場合（曲線Ｉ）と面方向（１
００）に対するチャネリング方向から低ドーズ量（５Ｘ
１０１５／副２）イオン注入した場合（曲線■）及びチ
ャネリング方向ではない即ち面方向（１００）の垂線に
対し７°の方向から低ドーズ量（５×１Ｏ１５／ｃｎ１
２）イオン注入した場合（曲線■）におけるシリコン半
導体基板表面の紫外線反射ス被りトルの特性を示した図
である。即ち、曲線（ＩＶ）で示すチャネリング方向に
よらないでイオン注入した場合は、５×１０１５／ｃｒ
ｎ２という低ドーズ量でも基、板表面が完全に非晶質化
してしまい、アニールを施しても結晶回復の見込みがな
いことを示している。また、曲線（ＩＭ）で示すチャネ
リング方向からイオン注入した場合は、低ドーズ量（５
Ｘ１０１５／α２）のイオン注入であることと相俟って
基板表面の非晶質化がそれほど進行せず、アニールによ
って結晶回復が見込めることを示している。
００）に対するチャネリング方向から低ドーズ量（５Ｘ
１０１５／副２）イオン注入した場合（曲線■）及びチ
ャネリング方向ではない即ち面方向（１００）の垂線に
対し７°の方向から低ドーズ量（５×１Ｏ１５／ｃｎ１
２）イオン注入した場合（曲線■）におけるシリコン半
導体基板表面の紫外線反射ス被りトルの特性を示した図
である。即ち、曲線（ＩＶ）で示すチャネリング方向に
よらないでイオン注入した場合は、５×１０１５／ｃｒ
ｎ２という低ドーズ量でも基、板表面が完全に非晶質化
してしまい、アニールを施しても結晶回復の見込みがな
いことを示している。また、曲線（ＩＭ）で示すチャネ
リング方向からイオン注入した場合は、低ドーズ量（５
Ｘ１０１５／α２）のイオン注入であることと相俟って
基板表面の非晶質化がそれほど進行せず、アニールによ
って結晶回復が見込めることを示している。
次に第３図はイオン注入前のシリコン半導体基板の表面
（曲線Ｉ）及びチャネリング方向から低ドーズ量（５Ｘ
１０” ５７ｃｍ２）でイオン注入したのちランプア
ニール（１ｔ５０ｃ 、 １分）を施した場合における
シリコン半導体基板表面（曲線■）の紫外線反射スＲク
トルの特性を示した図である。
（曲線Ｉ）及びチャネリング方向から低ドーズ量（５Ｘ
１０” ５７ｃｍ２）でイオン注入したのちランプア
ニール（１ｔ５０ｃ 、 １分）を施した場合における
シリコン半導体基板表面（曲線■）の紫外線反射スＲク
トルの特性を示した図である。
即ち、チャネリング方向から低ドーズ量でイオン注入し
てランプアニールすると基板の表面は、イオン注入前の
基板表面とほとんど変わらないほどに結晶性が回復して
いることを示している。
てランプアニールすると基板の表面は、イオン注入前の
基板表面とほとんど変わらないほどに結晶性が回復して
いることを示している。
上述の如く本実施例によれば、シリコン半導体基板（１
）に対し、酸素をチャネリング方向から低ドーズ量で所
定領域（２）にイオン注入し、その後ランプアニールに
て表面（ＩＡ）を結晶回復させるという工程を繰返して
所定領域（２）に所要量の酸素を注入するようにしたの
で、所要量が比較的多くてもシリコン半導体基板表面（
ｌＡ）の結晶性を維持させることができる。
）に対し、酸素をチャネリング方向から低ドーズ量で所
定領域（２）にイオン注入し、その後ランプアニールに
て表面（ＩＡ）を結晶回復させるという工程を繰返して
所定領域（２）に所要量の酸素を注入するようにしたの
で、所要量が比較的多くてもシリコン半導体基板表面（
ｌＡ）の結晶性を維持させることができる。
また、結晶回復した後にイオン注入するので、酸素の濃
度ビークＲｐは移動せず所定領域（２）に所要量の酸素
を確実に注入することができるため、所望する酸化膜（
３）を所定領域（２）に形成することができると共に、
基板（１）表面のシリコン層（力の厚さを設計通りに形
成することができる。
度ビークＲｐは移動せず所定領域（２）に所要量の酸素
を確実に注入することができるため、所望する酸化膜（
３）を所定領域（２）に形成することができると共に、
基板（１）表面のシリコン層（力の厚さを設計通りに形
成することができる。
また、ランプアニールによったのでアニール処理を短時
間で行うことができ、所要時間の短縮が可能となる。
間で行うことができ、所要時間の短縮が可能となる。
上記本実施例は、所定領域（２）に所要量（４×１ｏ１
７／ｃｒｎ２）の酸素をイオン注入して後に行われる研
磨に対するストッパーの役目を有するＳｉＯｘ酸化膜か
ら成るストッパー層（３）を形成したのち、別のシリコ
ン半導体基板（４）を貼り合わせてシリコン半導体基板
（１）を研磨することによりＳＯＩ基板（６）を形成す
るようにしたが酸素のイオン注入量を例えば、３×１０
１８／ｃｒｎ２と増やして所定領域（２）に絶縁層を形
成し、そのままＳＯＩ基板とすることもできる。
７／ｃｒｎ２）の酸素をイオン注入して後に行われる研
磨に対するストッパーの役目を有するＳｉＯｘ酸化膜か
ら成るストッパー層（３）を形成したのち、別のシリコ
ン半導体基板（４）を貼り合わせてシリコン半導体基板
（１）を研磨することによりＳＯＩ基板（６）を形成す
るようにしたが酸素のイオン注入量を例えば、３×１０
１８／ｃｒｎ２と増やして所定領域（２）に絶縁層を形
成し、そのままＳＯＩ基板とすることもできる。
本発明に係る半導体基板の製法は、半導体基板に対し、
酸素をチャネリング方向から低ドーズ量αυ でイオン注入する工程と上記半導体基板に対しアニール
する工程とを繰返して半導体基板の所定領域に酸化膜を
形成するようにしたので、半導体基板表面の結晶性を維
持することができると共Ｋ。
酸素をチャネリング方向から低ドーズ量αυ でイオン注入する工程と上記半導体基板に対しアニール
する工程とを繰返して半導体基板の所定領域に酸化膜を
形成するようにしたので、半導体基板表面の結晶性を維
持することができると共Ｋ。
酸素の半導体基板表面側への広炉゛９を防止することが
でき、所定領域に所望の酸化膜を形成することができ、
しかも半導体基板表面のシリコン層の厚さを設計通りに
形成することができる。
でき、所定領域に所望の酸化膜を形成することができ、
しかも半導体基板表面のシリコン層の厚さを設計通りに
形成することができる。
第１図は本実施例に係る半導体基板の製法を示す工程図
、第２図は本実施例におけるイオン注入時の作用を示す
紫外線反射ス被りトル特性図、第３図は本実施例におけ
るアニール処理時の作用を示す紫外線反射ス被りトル特
性図、第４図は従来例を示す工程図、第５図は従来例に
おける作用を示す紫外線反射スペクトル特性図、第６図
は従来例における酸素濃度分布の変化を示す図である。 （１）はシリコン半導体基板、（２）は所定領域、（３
）はストツへ〇−層、（４）は別のシリコン半導体基板
、（５）は５ｉ０２酸化膜、（６）はＳＯＩ基板、（力
はシリコン層である。
、第２図は本実施例におけるイオン注入時の作用を示す
紫外線反射ス被りトル特性図、第３図は本実施例におけ
るアニール処理時の作用を示す紫外線反射ス被りトル特
性図、第４図は従来例を示す工程図、第５図は従来例に
おける作用を示す紫外線反射スペクトル特性図、第６図
は従来例における酸素濃度分布の変化を示す図である。 （１）はシリコン半導体基板、（２）は所定領域、（３
）はストツへ〇−層、（４）は別のシリコン半導体基板
、（５）は５ｉ０２酸化膜、（６）はＳＯＩ基板、（力
はシリコン層である。
Claims (1)
- 半導体基板に対し、酸素をチヤネリング方向から低ドー
ズ量でイオン注入する工程と上記半導体基板に対しアニ
ールする工程とを繰返して上記半導体基板の所定領域に
酸化膜を形成する工程を有する半導体基板の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63217822A JPH0265234A (ja) | 1988-08-31 | 1988-08-31 | 半導体基板の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63217822A JPH0265234A (ja) | 1988-08-31 | 1988-08-31 | 半導体基板の製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0265234A true JPH0265234A (ja) | 1990-03-05 |
Family
ID=16710290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63217822A Pending JPH0265234A (ja) | 1988-08-31 | 1988-08-31 | 半導体基板の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0265234A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6257515B1 (en) | 1999-03-17 | 2001-07-10 | Mitsubishi Denki Kabushiki Kaisha | Magnetic recording and reproducing apparatus detecting end of tape by counting motor signals per supply-reel revolution |
-
1988
- 1988-08-31 JP JP63217822A patent/JPH0265234A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6257515B1 (en) | 1999-03-17 | 2001-07-10 | Mitsubishi Denki Kabushiki Kaisha | Magnetic recording and reproducing apparatus detecting end of tape by counting motor signals per supply-reel revolution |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100614860B1 (ko) | 원하는 기판 상에 단결정 물질의 박막을 전달하는 방법 | |
| US5877070A (en) | Method for the transfer of thin layers of monocrystalline material to a desirable substrate | |
| CN109979809B (zh) | 一种单晶薄膜的制备方法、单晶薄膜及谐振器装置 | |
| TW200524010A (en) | Method of catastrophic transfer of a thin film after co-implantation | |
| US20060166461A1 (en) | Method of producing mixed substrates and structure thus obtained | |
| WO2000062343A1 (en) | Soi wafer and method for producing soi wafer | |
| KR101122859B1 (ko) | 공동?주입후 온화한 온도에서 박막의 박리 방법 | |
| CN104701239B (zh) | 半导体衬底的制造方法 | |
| JPH0377329A (ja) | 半導体装置の製造方法 | |
| CN100533706C (zh) | SOI衬底材料和形成具有不同取向的含Si的SOI和下覆衬底的方法 | |
| JP7345245B2 (ja) | 貼り合わせｓｏｉウェーハの製造方法 | |
| JP3522482B2 (ja) | Ｓｏｉ基板の製造方法 | |
| CN112542379A (zh) | 一种薄膜图形化工艺方法、复合薄膜及电子元器件 | |
| JPS63217657A (ja) | 半導体基板の製造方法 | |
| JP2026505437A (ja) | 基板に付着された選択的分極を有する強誘電体層を含む集積構造、および製造方法 | |
| JPS62104021A (ja) | シリコン半導体層の形成方法 | |
| KR20050013398A (ko) | 실리콘 단결정 웨이퍼 및 ｓｏｉ 웨이퍼의 제조방법 | |
| JPH05291543A (ja) | 半導体装置の製造方法 | |
| JPH10163218A (ja) | 半導体基板とその製造方法 | |
| JP3413710B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS6116530A (ja) | 半導体装置の製造方法 | |
| JPS60249375A (ja) | 埋込みツエナー・ダイオードをもつｉｃウエイフアを形成するためのイオン注入処理法及び該処理法によつて作られるｉｃ構造体 | |
| JPS60177621A (ja) | 半導体素子の製法 | |
| JPH03270209A (ja) | 直接接合シリコン基板の作製方法 | |
| JPH06181193A (ja) | 半導体ウエハの製造方法およびその半導体ウエハを用いた半導体装置 |