JPS6116530A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6116530A
JPS6116530A JP59138313A JP13831384A JPS6116530A JP S6116530 A JPS6116530 A JP S6116530A JP 59138313 A JP59138313 A JP 59138313A JP 13831384 A JP13831384 A JP 13831384A JP S6116530 A JPS6116530 A JP S6116530A
Authority
JP
Japan
Prior art keywords
silicon substrate
oxide film
oxidation
thermal oxide
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59138313A
Other languages
English (en)
Inventor
Koji Nose
幸之 野世
Morio Inoue
井上　森雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP59138313A priority Critical patent/JPS6116530A/ja
Publication of JPS6116530A publication Critical patent/JPS6116530A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
    • H10W10/0125—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] comprising introducing electrical impurities in local oxidation regions, e.g. to alter LOCOS oxide growth characteristics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
    • H10P14/6306—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置の製造方法、詳しくは、半導体基板
表面の熱酸化法に関するものである。
従来例の構成とその問題点 半導体装置の製造工程において、シリコン上に酸化膜を
形成する場合、この酸化膜形成法には、全面酸化と選択
酸化が用いられる。そのうち選択酸化は、一般にＬｏｃ
ａｌ　０ｘｉｄａｔｉｏｎ　ｏｆ　５ｉｌｉｃｏｎ　（
以下ＬＯＣＯ８と表現する。）技術が用いられる。
ＬＯＧＯ８技術はシリコン表面に直接又は薄い３００へ
１００ＯＡのシリコン熱酸化膜上１１ＣＯＶＤ法やプラ
ズマ法によって８ｏｏ〜１ｒｓｏｏＡ（ｒ５シリコンナ
イトライド膜やシリコンオキシナイトライド膜を形成す
る。この膜はフォトリソグラフ技術で所望のパターンを
形成し、酸化を防止する部分に残す。これに高温雰囲気
で熱処理を行い選択酸化膜を形成する。
第１図は、従来の選択酸化技術の工程流れ図の一例を示
している。この方法はシリコン基体１を高温で熱処理し
くａ）、表面に保護酸化膜２を薄く成長しくｂ）、その
上にシリコンナイトライド３を成長する（Ｃ）。つぎに
フォトレジスト４でシリコンナイトライド膜３に選択酸
化パターンを形成しくｄ）、シリコンナイトライド膜３
と保護酸化膜２のうち選択酸化する部分のみをエツチン
グで取り除き（ｅ）。
（ｆ）、シリコンの露出部分に高温雰囲気から生成させ
た熱酸化膜ｓ　（ＬＯＣＯ８）を成長させていた（ｑ）
。
（ｈ）。しかし従来法ではシリコンナイトライドやシリ
コンオキシナイトライドを用いるため、シリコンに対し
て形成膜に、＝１０１０ｄｙｎθ／２の残留応力が０ｍ 発生スル。この応力によってシリコンとシリコンナイト
ライドやシリコンオキシナイトライドの界面に欠陥（各
種転位）を誘発する。更に、選択酸化部のパターンを、
高温処理し、酸化膜を形成する際に、その欠陥が一層増
加、進行して、半導体装置のキャリヤのライフタイムを
低下させる。特に半導体メモリー等では欠陥にょシ再結
合中心でのキャリヤ消滅によ、シ、ポーズタイムの劣化
（短かくなる）を生じる。等の問題があった。
発明の目的 本発明は従来例に見られた上述の問題点を解決できる半
導体装置の製造方法を提供するものである。
発明の構成 本発明は要約すると、半導体ＭＯ８ＦＥＴのゲート部分
のシリコン表面またはレーザーで形成しり薄イシリコン
熱酸化膜上に、イオン注入のマスクとなるフォトレジス
トや他の材料ヲコートし、厚膜熱酸化を施す部分のレジ
ストを除去する。これに、全面イオン注入を行い、レジ
ストが抜かれたパターン部のシリコン表面を非晶質化す
る。そしてレジスト除去後、全面をレーザーで酸化し、
単結晶部と非晶質部での酸化膜、成長速度の差を利用し
て選択酸化を行々うものである。
実施例の説明 以下、本発明を図面の実施例を参考にして詳しく述べる
。
第２図に本発明の実施例を示す。シリコン基体１にフォ
トレジスト４で選択酸化パターンを形成する（ａ）。パ
ターン形成のためのフォトレジスト４の膜厚は最終ベー
キング後で０．８〜４．０μｍとする。この状態で６０
〜２００に８Ｖに加速したイオン（Ｐ”、　Ａｓ”、　
Ｂ＋、　Ａｒ＋等）をシリコン基体１の露出した部分に
注入する。イオン注入量は×１０１３〜Ｘ　１０”　／
ｚで、注入層を非晶質層６ｍ に変える（ｂ）。その後、フォトレジスト４を除去しく
Ｃ）、全面に、ＡｒイオンまたはＣＯ２レーザーによシ
ビームを照射し、単結晶シリコン基体１部と非晶質層６
との酸化膜成長速度の差を利用して、同時に膜厚の異る
熱酸化膜５をシリコン基体１上に形成する（ｄ）。レー
ザーパワーは２５〜５０Ｗで、酸化の際は基板１をあら
かじめ３００〜６００℃の温度に維持しておく。また酸
化雰囲気は常圧での酸素雰囲気あるいは水蒸気雰囲気で
行う。
発明の効果 本発明によれば、膜厚の異る熱酸化膜が同時に形成でき
、選択酸化技術と類似のものが非常に薄い膜で精度よく
得られる。また、通常の熱酸化に比べてレーザー酸化は
、低温で形成でき、そのため歪の少ない優れた膜質が得
られる。
このような酸化膜をＭＯＳＦＥＴに用いると界面電荷量
の小さいゲート構造が得られる。
等の効果が得られる。
【図面の簡単な説明】
第１図（ａ）〜（ｈ）は、従来のシリコンナイトライド
膜を使った選択酸化法による工程流れ図、第２図（ａ）
〜（ｄ）は、本発明のイオン注入法とレーザー酸化法を
用いた選択酸化法による工程流れ図である。 １・・・・・・シリコン基体、２・・・・・・保護酸化
膜、３・・・・・・シリコンナイトライド膜、４・・・
・・フォトレジスト、６・・・・・ＬＯＧＯ８膜、６・
旧・・非晶質層。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 （１１）Ｅ己二二タヨ

Claims (1)

    【特許請求の範囲】
  1. イオン注入法とレーザー酸化法とを用いて、シリコン表
    面上に厚さの異る熱酸化膜を同時に形成することを特徴
    とする半導体装置の製造方法。
JP59138313A 1984-07-03 1984-07-03 半導体装置の製造方法 Pending JPS6116530A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59138313A JPS6116530A (ja) 1984-07-03 1984-07-03 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59138313A JPS6116530A (ja) 1984-07-03 1984-07-03 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6116530A true JPS6116530A (ja) 1986-01-24

Family

ID=15218968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59138313A Pending JPS6116530A (ja) 1984-07-03 1984-07-03 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6116530A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63126619A (ja) * 1986-11-15 1988-05-30 Matsushita Electric Works Ltd 曲げ加工機の自動化装置
FR2692887A1 (fr) * 1992-06-29 1993-12-31 Alsthom Cge Alcatel Procédé pour réaliser une liaison entre du cuivre et un substrat pour l'électronique de puissance en céramique non oxyde.
FR2781780A1 (fr) * 1998-07-28 2000-02-04 France Telecom Procede de formation d'une couche d'oxyde d'epaisseur non-uniforme a la surface d'un substrat de silicium

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49122670A (ja) * 1973-03-23 1974-11-22 Mitsubishi Electric Corp
JPS5979531A (ja) * 1982-10-29 1984-05-08 Hitachi Ltd 薄膜形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49122670A (ja) * 1973-03-23 1974-11-22 Mitsubishi Electric Corp
JPS5979531A (ja) * 1982-10-29 1984-05-08 Hitachi Ltd 薄膜形成方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63126619A (ja) * 1986-11-15 1988-05-30 Matsushita Electric Works Ltd 曲げ加工機の自動化装置
FR2692887A1 (fr) * 1992-06-29 1993-12-31 Alsthom Cge Alcatel Procédé pour réaliser une liaison entre du cuivre et un substrat pour l'électronique de puissance en céramique non oxyde.
US5473137A (en) * 1992-06-29 1995-12-05 Societe Anonyme Dite Alcatel Alsthom Compagnie Generale D'electricite Method of bonding copper and a substrate for power electronics and made of a non-oxide ceramic
FR2781780A1 (fr) * 1998-07-28 2000-02-04 France Telecom Procede de formation d'une couche d'oxyde d'epaisseur non-uniforme a la surface d'un substrat de silicium
WO2000006489A1 (fr) * 1998-07-28 2000-02-10 France Telecom Procede de formation d'une couche d'oxyde d'epaisseur non-uniforme a la surface d'un substrat de silicium

Similar Documents

Publication Publication Date Title
US6380103B2 (en) Rapid thermal etch and rapid thermal oxidation
US4098618A (en) Method of manufacturing semiconductor devices in which oxide regions are formed by an oxidation mask disposed directly on a substrate damaged by ion implantation
JPS6359251B2 (ja)
JPS62290146A (ja) 半導体装置の製造方法
JPS5885520A (ja) 半導体装置の製造方法
JPS5839014A (ja) 半導体装置の製造方法
JPS6261353A (ja) 相補型ｍｏｓ半導体素子の製造方法
JPS6213047A (ja) 半導体装置の製造方法
JPH0334425A (ja) 半導体装置の製造方法
JPS6098640A (ja) 半導体装置の製造方法
JPS62104078A (ja) 半導体集積回路装置の製造方法
JPS5910236A (ja) 半導体装置の製造方法
JPS60128635A (ja) 素子分離領域の形成方法
JPS63312632A (ja) 半導体装置の製造方法
KR0124637B1 (ko) 반도체소자의 격리막 형성방법
JPH04115525A (ja) 半導体素子の製造方法
JPH0245929A (ja) 半導体装置の製造方法
JPH05183050A (ja) 半導体装置の製造方法
JPS5867046A (ja) 半導体装置の製造方法
JPH02103951A (ja) 半導体装置の製造方法
JPS63300509A (ja) 半導体装置の製造方法
JPS6221264A (ja) 半導体装置の製造方法
JPS61174645A (ja) 半導体装置の製造方法
JPH02228061A (ja) Ｓｏｉ基板の製造方法
JPH0582743A (ja) 半導体素子の製造方法