JPH0265294U - - Google Patents
Info
- Publication number
- JPH0265294U JPH0265294U JP14460788U JP14460788U JPH0265294U JP H0265294 U JPH0265294 U JP H0265294U JP 14460788 U JP14460788 U JP 14460788U JP 14460788 U JP14460788 U JP 14460788U JP H0265294 U JPH0265294 U JP H0265294U
- Authority
- JP
- Japan
- Prior art keywords
- delay circuit
- sense amplifiers
- group
- activation signal
- bit lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004913 activation Effects 0.000 claims description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Dram (AREA)
Description
第１図、第３図は、それぞれ本考案の実施例を
示すブロツク図、第２図、第４図は、本考案の実
施例の動作説明図である。 １０５，３０８……遅延回路活性化信号発生回
路、１０６，３０９……第１遅延回路、１０７，
３１０……第２遅延回路、１０８……アドレスバ
ツフア、１１０，３１２……第１センスアンプ列
、１１１，３１３……第２センスアンプ列、１１
２，３１４……第１メモリセルアレイ、１１３，
３１５……第２メモリセルアレイ、３０６……行
アドレスバツフア、３０７……列アドレスバツフ
ア。
示すブロツク図、第２図、第４図は、本考案の実
施例の動作説明図である。 １０５，３０８……遅延回路活性化信号発生回
路、１０６，３０９……第１遅延回路、１０７，
３１０……第２遅延回路、１０８……アドレスバ
ツフア、１１０，３１２……第１センスアンプ列
、１１１，３１３……第２センスアンプ列、１１
２，３１４……第１メモリセルアレイ、１１３，
３１５……第２メモリセルアレイ、３０６……行
アドレスバツフア、３０７……列アドレスバツフ
ア。
Claims (1)
- 行列状に配列されたメモリセルと、該メモリセ
ルが接続された複数のビツト線と、ビツト線に接
続された複数のセンスアンプとを具備するダイナ
ミツク型半導体記憶装置において、前記複数のセ
ンスアンプは複数の群に分けられ、分けられたセ
ンスアンプの各群には遅延回路活性化信号を受け
て当該群のセンスアンプの活性化を所定時間遅延
させることのできる遅延回路が設けられ、該遅延
回路には、アドレス情報を受けて選択されていな
いメモリセルが属する群のセンスアンプに付設さ
れた遅延回路には遅延回路活性化信号を送出する
遅延回路活性化信号発生回路が接続されているこ
とを特徴とするダイナミツク型半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14460788U JPH0265294U (ja) | 1988-11-05 | 1988-11-05 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14460788U JPH0265294U (ja) | 1988-11-05 | 1988-11-05 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0265294U true JPH0265294U (ja) | 1990-05-16 |
Family
ID=31412462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14460788U Pending JPH0265294U (ja) | 1988-11-05 | 1988-11-05 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0265294U (ja) |
-
1988
- 1988-11-05 JP JP14460788U patent/JPH0265294U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0245882A3 (en) | Data processing system including dynamic random access memory controller with multiple independent control channels | |
| JPH1196750A5 (ja) | ||
| EP1081711A3 (en) | Dynamic type memory | |
| EP1603136A3 (en) | Semiconductor memory device | |
| EP1184876A3 (en) | Semiconductor memory | |
| JPS6489678A (en) | Signal processing system | |
| JPS62190999U (ja) | ||
| MY117017A (en) | Four device sram cell with single bitline | |
| EP1359587A3 (en) | Memory cell arrays | |
| EP0101884A3 (en) | Monolithic semiconductor memory | |
| JPS5683891A (en) | Semiconductor storage device | |
| EP1137010A8 (en) | Semiconductor memory devices | |
| JPS5782279A (en) | Semiconductor storage device | |
| JPS6227476B2 (ja) | ||
| KR880004477A (ko) | 활성 서브어레이를 선택적으로 가지는 다이나믹 랜덤 액세스 메모리 | |
| JP2002343086A5 (ja) | ||
| JPS6211262A (ja) | 半導体記憶装置 | |
| JPS6222798U (ja) | ||
| JPS632197A (ja) | 半導体記憶装置 | |
| JPH0166698U (ja) | ||
| JPH0176640U (ja) | ||
| JPS6427090A (en) | Semiconductor memory device and writing method thereof | |
| JPS591198U (ja) | メモリ回路 | |
| JPS60120598U (ja) | メモリ回路 | |
| JPS62199962U (ja) |