JPH0265527A - 適応デルタ変調符号化装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明は、各種アナログ入力信号を符号化する適応デ
ルタ変調符号化装置に関する。

〈従来の技術〉 各種アナログ入力信号を符号化する際に、積分器に対し
て単位時間幅のパルス信号を入力し、このパルス信号を
積分した値に応じて局部復号値を一定のステップ幅だけ
増減することにより、局部復号値を入力信号の波高値に
追随させるデルタ変調符号化方式がある。

ところが、上記デルタ変調符号化方式においては、アナ
ログ入力信号の波高値が急激に変化する場合には復号化
波形が十分に追従できなくなり傾斜過負荷中が生じる。

そこで、符号化の際のステップ幅を過去の符号化結果に
基づいて適応的に増減する適応デルタ変調符号化方式が
ある。

従来、上記適応デルタ変調符号化方式を実現する適応デ
ルタ変調符号化装置としては、第４図に示すようなもの
がある。

この適応デルタ変調符号化装置は、符号化時において、
入力端子１０１から入力されたアナログ入力信号はロー
パスフィルタ１０２を通って折り返し雑音が取り除かれ
る。そして、上記ローパスフィルタ１０２を通過した人
ツノ信号はカップリングコンデンサ１０３．抵抗＋０４
および抵抗１゜５から構成される回路に入力される。こ
の回路はアナログ入力信号の直流バイアスを設定するら
のであり、レベル設定されたアナログ入力信号Ｘを信号
線１０６に出力する。このアナログ入力信号Ｘの１番目
のサンプリング時における波高値をＸｊとする。アナロ
グ入力信号Ｘｔはコンパレータ１０８の子端子に入力さ
れ、コンパレータ１０８の一端子に入力される局部復号
値ｉと比較される。その結果、アナログ入力信号Ｘｉが
局部復号回路よりら大きい場合にはコンパレータ１０８
の出力端子から“ビカ咄力され、アナログ入力信号ｘ（
が局部復号値ｉよりも小さい場合には“０”が出力され
る。

上記コンパレータ１０８からの出力信号はシフトレジス
タ＋１０に入力され、クロック端子１１１から入力され
るサンプリングクロック信号によってシフトされる。そ
して、シフトレジスタ１１０の各フリップフロップから
の出力信号は、局部復号回路１１２に入力される。この
局部復号回路Ｉ１２は、ディジタル回路で構成されてお
り、後に詳述するようにしてディジタル値の局部復号値
Ｘｔを出力する。このディジタル値の局部復号値ｉはＤ
／Ａ変換器１０９に入力されてアナログ値に変換される
。そして、変換後のアナログ信号が信号線１０７に出力
されて上述のようにコンパレータ１０８の一端子に入力
される。

そして、上記シフトレジスタ１１０の最後のフリップフ
ロップからの出力信号が符号として記憶装置１１４に順
次記憶される。

また、復号化時において、記憶装置＋１４に記憶された
符号が読み出され、上述の符号化における局部復号回路
１！２と同じ動作手順ｊこよって復号される。すなわち
、記憶装置１１４から読み出された符号はシフトレジス
タ＋１５に入力されて、サンプリングクロック信号に基
づいて、各フリプフロップにセットされている値が順次
シフトされ、シフトレジスタ＋１５の先頭のフリップフ
ロップにセットされる。シフトレジスタ１１５の各フリ
ップフロップからの出力信号は局部復号回路ｉ１７に入
力される。そして、この局部復号回路１１７から出力さ
れるディジタル値の局部復号値がＤ／Ａ変換器１１８に
よってアナログ信号に変換され、ローパスフィルタ＋１
９を通って出力端子１２０に出力される。ここで、ソフ
トレジスフ１１５局部復号回路＋１７．Ｄ／Ａ変換器＋
１８およびローパスフィルタ＋１９は、符号化時におけ
るシフトレジスタ１１０３局部復号回路＋　１２．Ｄ／
Ａ変換器１０９およびローパスフィルタ＋０２と同じ動
作をするものである。

次に、上記局部復号回路１１２，１１７による処理内容
について詳細に述べる。

入力信号の波高値をＸ（、局部復号値を質、符号化コー
ドをＣ（、ステップ幅をΔＬとすると、局部復号回路１
１２，１１７の処理内容は、次式（１）によってステッ
プ幅Δｔの値を求め、このステップ幅Δｔの値を用いて
次の局部復号値ｉ＋＋を算出するものである。

Δを−「（Δｔ−１、Ｃｔ、Ｃｔ−１，”’、Ｃｔ−Ｔ
　）　−（＋）ｘｌ≧資（（４７１）のとき、’ｉ＋Ｉ
　＝　ｉ＋Δｔｘ（＜５（Ｃ（＝０）のとき、貴＋１＝
’ｉ−Δｔである。

ここで、式（１）で表されるステップ幅Δｔの適応方法
は第１表に従って、次の３つの方式によって行われる。

第１表 指数圧伸法は、過去の符号パターンＣＬ−２，Ｃｔ−１
＝Ｃｔに基づいて得られるｐまたはｑを１つ前のステッ
プ幅Δｔ−１に乗する方法である。また、定数法は、過
去の符号パターンＣｔ−２，Ｃｔ−１＝ｃｔによって定
まる値Ａｉをステップ幅ΔＬとして用いる方法である。

また定数加算法は、１つ前のステップ幅ΔＬ−１に過去
の符号パターンＣｔ−２，ＣＬ＋Ｃｔに基づいて定数Ｕ
を加算または減算する方法である。

すなわち、上記従来例において局部復号回路＋１を算出
する場合は、ディジタル値として求められたステップ幅
Δｔをディジタルの局部復号回路に加算した後に、Ｄ／
Ａ変換器１０９によってアナログ値に変換するようにし
ている。この場合、上述とは異なる他の局部復号値算出
方法として、初めにアナログの入力信号をＡ／Ｄ変換器
によってディジタル信号に変換し、後の局部復号値算出
処理をすべてディジタル処理によって行う方法らある。

〈発明が解決しようとするｔｓｔｓ＞ しかしながら、上記従来の適応デルタ変調符号化装置は
ディジタル回路を中心に構成されており、特に局部復号
回路はディジタル値による局部復号値を出力するため、
この局部復号値とアナログ入力信号とをコンパレータで
比較するためには、ディジタル値である局部復号値をア
ナログ値に変換するか、あるいはアナログ値である入力
信号をデイジタル値に変換する必要がある。したがって
、高価なり／Ａ変換器（あるいは、Ａ／Ｄ変換器）を必
要とし、コスト高になるという問題がある。

そこで、この発明の目的は、Ｄ／Ａ変換器（あるいは、
Ａ／’Ｄ変換器）を省略して低コストで実現できる適応
デルタ変調符号化装置を提供することにある。

く課題を解決するための手段〉 上記目的を達成するため、この発明は、過去の符号パタ
ーンに基づいてステップ幅を適応的に変化させて得られ
る局部復号信号とアナログ入力信号とを比較して、上記
アナログ入力信号が上記局部復号信号より大きい場合に
は“ビあるいは“０”のいずれか一方の符号を出力する
一方、上記アナログ入力信号が上記局部復号信号より小
さい場合には上記“ビおよび“０”のいずれか他方の信
号を出力することによって、アナログ入力信号を符号化
する適応デルタ変調符号化装置において、少なくとも過
去の符号パターンに基づいて、現サンプリング時におけ
るステップ幅に比例したパルス幅を有するゲート信号を
作成するゲート信号作成手段と、高低２つの電位を出力
する状態と高インピーダンスの状態の３つの状態を持つ
と共に、ゲート端子に入力された上記ゲート信号と入力
端子に入力された直前のサンプリング時における符号と
に基づいて、直向のサンプリング時における符号が上記
一方の符号の場合には、上記ステップ幅に比例したパル
ス幅を有する高電位のパルス信号を出力する一方、直前
のサンプリング時における符号か上記他方の符号の場合
には、上記ステップ幅に比例したパルス幅を有する低電
位のパルス信号を出力する３ステートゲートバッファと
、上記３ステートゲートバッファから出力される上記ス
テップ幅に比例したパルス幅を有する高電位あるいは低
電位のパルス信号を積分し、上記ステップ幅に比例した
レベル差を有する上記局部復号信号を出力するアナログ
積分器を備えたことを特徴としている。

く作用〉 過去の符号パターンに基づいて、現サンプリング時のス
テップ幅に比例したパルス幅を有するゲート信号がゲー
ト信号作成手段によって作成される。そして、このゲー
ト信号が３ステートゲートバッファのゲート端子に入力
される一方、上記３ステートゲートバッファの入力端子
には直前のサンプリング時における符号が入力される。

そうすると、上記直前のサンプリング時における符号が
アナログ入力信号が局部復号信号よりも大きいことを表
す“ビあるいは“０”のいずれか一方の符号である場合
には、上記ステップ幅に比例したパルス幅を有する高電
位のパルス信号が出力される。

一方、上記直前のサンプリング時における符号がアナロ
グ入力信号が局部復号信号よりも小さいことを表す上記
“ビあるいは“０゛のいずれか他方の符号である場合に
は、上記ステップ幅に比例したパルス幅を有する低電位
のパルス信号が出力される。

上記３ステートゲートバッファから出力された上記ステ
ップ幅に比例したパルス幅を有する高電位あるいは低電
位のパルス信号がアナログ積分器に入力される。そうす
ると、このアナログ積分器によって上記パルス信号が積
分されて、上記ステップ幅に比例したレベル差を有する
上記局部復号信号が出力される。

したがって、ディジタル値による過去の符号パターンお
よび直前のサンプリング時における符号とに基づいて、
アナログ値による局部復号信号を得ることができる。そ
して、この局部復号信号と入力された現サンプリング時
のアナログ入力信号とが比較されて、現サンプリング時
の符号化が行われるのである。

〈実施例〉 以下、この発明を図示の実施例により詳細に説明する。

第１図は定数法の局部復号回路を使用した場合の適応デ
ルタ変調符号化装置のブッロク図である。

この適応デルタ変調符号化装置は、符号化時において、
入力端子２０１から入力されたアナログ入力信号はロー
パスフィルタ２０２を通って折り返し雑音が取り除かれ
、カップリングコンデンサ２０３、抵抗２０４および抵
抗２０５から構成される回路によってレベル設定されて
信号線２０６に出力される。ここで、を番目のサンプリ
ング時に信号線２０６に出力されるアナログ入力信号の
波高値をＸｊとする。このアナログ入力信号ｘｔはコン
ハＬ／−夕２０８の子端子に入力され、コンパレータ２
０８の一端子に入力される局部復号値ｉ−１と比較され
る。その結果、アナログ入力信号χｔが局部復号値５−
１よりも大きい場合にはコンパレータ２０８の出力端子
から“ビが出力され、アナログ入力信号ｘｔが局部復号
側トｌよりも小さい場合には“０”が出力される。上記
コンパレータ２０８からの出力信号Ｃｌは、クロック端
子２＋１から入力されるサンプリングクロック信号ＣＫ
Ｉによって、各フリプフロップにセットされている値が
シフトされた後のシフトレジスタ２１０の最初のフリッ
プフロップに入力されてセットされる。そして、シフト
レジスタ２３０の最終のフリップフロップからの出力信
号が、入力信号を符号化した際の符号と して記憶装置２１４に記憶される。

定数法によって局部復号値ｉを算出する場合には、シフ
トレジスタ２１０の各フリップフロップからの出力信号
Ｃｔ、Ｃｔ−１，Ｃｔ−２は、ＲＯＭ（リードオンリメ
モリ）２３１のアドレス線に入力される。

ＲＯＭ２３１には第１表に示す定数法におけるステップ
幅ΔＬの値Ａ、、Ａｔ、Ａｆｆ、Ａ、が記憶されている
。ただし、その際にはＡ　＋　、　Ａ　ｔ　、　Ａ　３
　、　Ａ　４の値には適当な定数がかけられて量子化さ
れて整数値に変換され、その整数値の数だけ連続した“
ビが書き込まれている。例えば、Ａｌ−０，５，Ａ、＝
１．０．Ａ、＝１．４．Ａ、＝２．３の場合には、２を
かけて四捨五入を行って、Ａ　Ｉ　＝　Ｉ　、　Ａ　ｔ
　＝　２Ａ３＝３．Ａ、＝５と整数値にする。そして、
Ａ。

の場合には１個の“ビが記憶され、Ａ、の場合には２個
の連続した“ビが記憶され、Ａ３の場合には３個の連続
した“じが記憶され、Ａ４の場合には５個の連続した“
ビが記憶される。そして、ＲＯＭ２３＋の出力信号Ａｉ
°が８ビツトの場合には、」二足Ａ　＋　、　Ａ　ｔ　
、　Ａ　ｓ　、　Ａ　４に対応して、ＡＩ”−”１００
ｏｏｏｏｏ“、Ａｔ’＝“ｌ　１００００００”、Ａ３
−Ｉ　１１０００００’、Ａ、°＝“１１１１１０００
”なる値が出力されるのである。

上述のようなＲＯＭ２３１からは、アドレス端子に入力
されるノットレジスタ２１０の各フリップフロップから
の出力信号Ｃｔ、Ｃｔ−１，Ｃｔ−２に基づいて、第１
表に示すように、（Ｃｔ、Ｃ（−４，Ｃｔ−２）＝（０
，０，０）の場合には出力信号Ａ４°が出力され、以下
同様にして（Ｃｔ、Ｃｔ−１＝Ｃｔ−２）＝（１，０，
Ｉ）の場合には出力信号Ａ、°が出力される。このＲＯ
Ｍ２３＋からの出力信号は、端子２３３からのセットク
ロックＣＫ２に従ってシフ］・レジスタ２３２にセット
される。そして、端子２３４に加えられるシフトクロッ
ク信号ＣＫ３に従って図中左方向にシフトされてシフト
レジスタ２３２にセットされた値（Ａ、’、Ａ、’、Ａ
、’、Ａ、°のいずれかの値）が出力されるのである。

このシフトレジスタ２３２からの出力信号ΔＬ゛は３ス
テートのゲートバッファ２３５のゲート端子に入力され
る一方、このゲートバッファ２３５の入力端子にはシフ
トレジスタ２１０の最初のフリップ７０ツブからの出力
信号（すなわち、符号（４）が入力される。すなわち、
上記ゲートバッフ２３５は、シフトレジスタ２３２から
の出力信号Δｔ°が“ビのときにはＣ（の値に相当する
出力信号ｙｔを出力線２３６に出力し、出力信号Δｔ゛
が“０″のときにはゲートバッファ２３５の出力線２３
６は高インピーダンスになり、出力線２３６に出力電流
は流れない。したがって、出力線２３６に出力される出
力信号ｙｔはステップ幅Δｔの値Ａｉに相当するパルス
幅を有する高電位あるいは低電位のパルス信号となる。

上記信号ｙｔはアナログ積分器２３７に入力される。そ
うすると、ステップ幅Δｔの値Ａ１に相当するパルス幅
を有する信号ｙｔはアナログ積分器２３７によって積分
されて、ステップ幅Δ［の値Ａｉに相当するレベル差を
有する信号が得られる。そして、この信号は局部復号回
路程としてコンパレータ２０８の一端子に出力される。

コンパレータ２０８は一端子に入力されたステップ幅Δ
ｔの値Ａｉに相当するレベル差を有する局部復号回路と
入力端子２０１から入力されてローパスフィルタ２０２
を通過した次サンプリング時のアナログ入力信号Ｑ＋１
とを比較して、Ｘｔ　＋ｌ≧ｉの場合には“ビを出力し
、ｘ（＋１　＜　５の場合には“０°を出力する。そし
て、このコンパレータ２０８からの出力信号は、上述の
ように端子２１１に供給されるクロックパルス信号ＣＫ
Ｉによってシフトレジスタ２１０の最初のフリップフロ
ップに取り込まれる。このようにして、適応デルタ変調
の符号化が行われるのである。

第２図は各サンプリングクロック信号ＣＫＩ。

セットクロック信号ＧＫ２．シフトクロツタ信号ＣＫ３
および各信号Ｃｔ、Δｔ’　、ｙｔのタイミングチャー
トを示す。シフトレジスタ２３２からの出力信号Δｔ゛
のパルス幅は、上述のように過去の符号パターンに基づ
いて決まる第１表に示すステップ幅Δｔの値Ａｉに比例
する。したがって、このシフトレジスタ２３２からの出
力信号Δｔ゛と符号データ（４とから得られるゲートバ
ッファ２３５からの出力信号ｙｔのパルス幅ら、ステッ
プ幅Δｔの値Ａｉに比例する。すなわち、上記出力信号
ｙｔを積分して得られる局部復号値ｉにおけるｉ−１と
へとのレベル差は、上記出力信号Ｙｔのパルス幅（すな
わち、過去の符号パターンによって決まるステップ幅Δ
ｔの値Ａｉに相当）に比例した値となるのである。その
結果、過去３回同じ符号が続いた場合にはステップ値Δ
（が大きく設定されて局部復号性質が大きく変化され、
以下同様にして過去の符号パターンに基づいてステップ
値Δｔが設定されて局部復号性質が変化されるのである
。

次に、復号化時においては、符号化時において記憶装置
２１４に記憶された符号が読み出され、上述の符号化時
の場合に局部復号回路によって行われる処理の手順と全
く同禄の手順によって復号される。

すなわち、記憶装置２１４から読み出された符号はシフ
トレジスタ２１５に入力され、クロック端子２１６から
入力されるクロック信号ＣＫＩに従って、各フリシブフ
ロップにセットされている符号がシフトされた後のシフ
トレジスタ２１５の先頭のフリシブフロップにセットさ
れる。シフトレジスタ２＋５の各フリップフロップから
の出力信号Ｃｔ、Ｃｔ−１，Ｃｔ−２は、ＲＯＭ２４１
のアドレス線に入力される。このＲＯＭ２４１にはＡｉ
′の値が記憶されており、アドレス線に入力される信号
Ｃｔ、　Ｃｔ−ｔ、　Ｃｔ−２の値に応じたＡｉ“の値
が出力される。

上記ＲＯＭ２４＋からの出力信号（本実施例の場合には
８ビツト）は、各ビット別にシフトレジスタ２４２の対
応する各フリップフロップに、クロック端子２４３から
のセットクロック信号ＣＫ２に従ってセットされる。そ
して、クロック端子２４４からのシフトクロック信号Ｃ
Ｋ３に従って左方向にソフトされ、シフトレジスタ２４
２からの出力信号Δｔ′は３ステートのゲートバッファ
２４５のゲート端子に入力される。一方、ゲートバッフ
ァ２４５の入力端子には、ソフトレジスタ２１５の最初
のフリップフロップからの出力信号（すなわち、符号Ｃ
１）が入力される。そうすると、ゲートバッファ２４５
はシフトレジスタ２４２からの出力信号ΔＬ゛が“ビの
場合のみＣ（の値に相当する信号ｙｔを出力線２４６に
出力する。しｆこがって、出力信号ｙｔはステップ幅Δ
ｔの値Ａｉに相当するパルス幅を有している。

上記出力線２４６に出力されたステップ幅Δｔの値Ａｉ
に相当するパルス幅を有する信号ｙＬは、アナログ積分
器２４７に入力されて積分される。したがって、アナロ
グ積分器２４７から出力される局部復号信号ｉにおける
訂−１と質とのレベル差は、上記出力信号ｙｔのパルス
幅（すなわち、過去の符号パターンによって決まるステ
ップ幅Δｔの値Ａｉに相当）に比例した値となるのであ
る。すなわち、アナログ積分器２４７からの出力信号の
波形は第２図に示す局部復号回路貨の波形と同じ波形に
なる。このアナログ積分器２４７からの局部復号回路荘
はローパスフィルタ２１９を通って出力端子２２０から
復号化信号として出力される。

すなわち、本実施例の定数法における適応デルタ変調符
号化装置においては、３ステータスのゲートバッファ２
３５，２４５によって、ディジタル値で表される過去の
符号パターンｃ　ｔ、　ｃ　ｔ−＋。

Ｃ（−２に応じて適応的に変化するパルス幅を有する信
号ｙ（を生成する。そして、この信号ｙｔをアナログ積
分器によって積分することによって、過去の符号パター
ンｃ　ｔ、　ｃ　ｔ−１，ｃ　ｔ−２に応じてレベル差
が変化するアナログ局部復号回路荘を出力することがで
きる。したがって、Ｄ／Ａ変換器やＡ／Ｄ変換器を用い
ることなく、過去の符号パターンに応じて適応的にレベ
ル差が変化するアナログ局部復号信号ｉを生成すること
ができるのである。

次に、指数圧伸法および定数加算法の局部復号回路を使
用した場合の適応デルタ変調符号化装置について説明す
る。

上述の定数法の局部複合回路と指数圧伸法および定数加
算法の局部復号回路とは、次の点において異なる。すな
わち、定数法においてはステップ幅Δｔの値が１つ而の
ステップ幅Δト１の値に無関係に過去の符号パターンに
よって決定されるのに対して、指数圧伸法および定数加
算法においては、ステップ幅Δｔの値が１つ館のステッ
プ幅Δｔ〜１と過去の符号パターンとによって決定され
ることである。

第３図は指数圧伸法および定数加算法の局部復号回路を
使用した場合の適応デルタ変調符号化装置のブロック図
である。この適応デルタ変調符号化装置において、ロー
パスフィルタ４０２．カップリングコンデンサ４０３．
抵抗４０４．抵抗４０５、コンパレータ４０８．シフト
レジスタ４１０゜記憶装置４Ｉ４．シフトレジスタ４１
５．Ｃ７−バスフィルタ４１９．シフトレジスター１３
２　、ゲートバッファ４３５．アナログ積分器４３７．
シフトレジスタ４４２．ゲートバツフア４４５およびア
ナログ積分器４４７は、各々第１図のローバスフィルタ
２０２、カップリングコンデンサ２０３．抵抗２０４．
抵抗２０５．コンパレータ２０８．シフトレジスタ２１
０．記憶装置２１４．シフトレジスタ２１５、ローパス
フィルタ２１９．シフトレジスタ２３２、ゲートバッフ
ァ２３５、アナログ積分器２３７シフトレジスタ２４２
．ゲートバッファ２４５およびアナログ積分器２４７と
全く同じものであり、上述と同じように動作するので説
明を省略する。

本実施例の適応デルタ変調符号化装置が上記実施例の適
応デルタ変調符号化装置と異なる部分はステップ幅Δ（
を算出する部分であり、レジスタ４３８．４４８が新た
に追加され、ＲＯＭ４３１，４４１の記憶内容が変更さ
れている。以下、指数圧伸法および定数加算法における
ステップ幅ΔＥの算出について詳細に説明する。その際
に、符号化における局部復号回路の動作と復号化におけ
る局部復号回路の動作とは全く同じであるので、まとめ
て説明する。

まず、指数圧伸法の場合には、１つ前のステップ幅Δｔ
、、１の値を次のように表す。

Δｔ−１＝ＡＸαに ただし、八一定数　α〉■ そして、１つ前のステップ幅Δｔ−１の値を表す指標と
して、上記にの値を上記新たに追加されたレジスタ４３
８，４４８に記憶しておくことによって、１つ萌のステ
ップ幅Δｔ−１の値を知ることができるのである。

上記ＲＯＭ４３１．４４１には、過去の符号パターンＣ
ｔ、（４〜１１Ｃｔ−２と上記指標にの値とに基づいて
得られるステップ幅Δｔの値が記憶されている。

その際に、第１表におけるｐ（＞１）およびｑ（＜１）
の値をｐ・αｎ　、　ｑ・α１と表し、例えばｃｃｔ、
ｃｔ十Ｃｔ−２）＝（ｏ、ｏ、ｏ）の場合のようにΔｔ
＝Δｔ−＋　ｘ　ｐによってステップ幅Δｔの値を算出
する場合には（第１表参照）、 Δｔ＝Ｊ−Ｉ　Ｘｐ＝ＡＸαｋＸα” ＝ＡＸαに１ の値に、上述の定数法の場合と同様に適当な定数をかけ
て量子化して整数値に変換し、その整数値の数だけ連続
した“Ｉ″が記憶されるのである。同様にして、（Ｃｔ
、Ｃｔ−１，Ｃｔ−２）＝（１，０、１）の場合のよう
にΔＬ＝Δｔ−ｔ　ｘ　ｑによってステップ幅Δｔの値
を算出する場合には、Δｔ＝ＡＸαに−ｉ＋の値に適当
な定数をかけて量子化して整数値に変換し、その整数値
の数だけ連続した“ビが記憶されるのである。また、Ｒ
ＯＭ４３１，４４１には、上述のステップ幅Δｔにおけ
るαの指数である（ｋ＋ｎ）および（ｋ−ｍ）の値を記
憶しておく。

このようなＲＯＭ４３１，４４１のアドレス線には、シ
フトレジスタ４１０，４１５からの過去の符号パターン
Ｃｔ、Ｃｔ＋Ｃｔ−２とレジスタ４３８．４４８からの
ｋの値が入力される。そうすると、ステップ幅Δｔ（入
力された符号パターンと１つ面のステップ幅Δｔ−ｉに
基づいて適応的に変化する）の値に相当する数だけ連続
した“ビが出力されるのである。このＲＯＭ４３１．４
４１からの出力信号Δｔは、端子４３３，４４３からの
クロック信号ＧＫ２．ＣＫ５によってシフトレジスタ４
３２゜４４２にセットされる。それと同時に、入力され
た過去の符号パターンとｋの値とに基づいて、上記（ｋ
＋ｎ）あるいは（ｋ−１１１）の値がＲＯＭ４３１．４
４１から出力され、端子４３９，４４９からのクロック
信号ＣＫ２によって、上述の１つ前のステップ幅Δｔ−
ｉの値を表す指標にの新たな値として、レジスタ４３８
，４４８にセットされる。

すなわち、本実施例の指数圧伸法における適応デルタ変
調符号化装置においては、３ステータスのゲートバッフ
ァ４３５，４４５によって、レジスタ４３８，４４８に
記憶されているｋで表される１つ前のステップ幅ΔＬ−
１と過去の符号パターンｃｔ、　ｃｔ−ｔ、　Ｃｔ−２
とのディジタルデータに応じて適応的に変化するパルス
幅を有する信号Ｑを生成する。そして、この信号ｙ（を
アナログ積分器４３７．４４７によって積分することに
よって、過去の符号パターンＣｔ、　Ｃｔ−１，Ｃｔ−
２と一つ府のステップ幅Δ１−１に応じてレベルを変化
するアナログ局部復号信号ｉを出力することができる。

したがって、Ｄ／Ａ変換器やＡ／Ｄ変換器を用いること
なく、過去の符号パターンと１つ前のステップ幅Δ１−
＋に応じて適応的にレベル差が変化するアナログ局部復
号信号ｉを生成することができるのである。

次に、定数加算法の場合には、１つ前のステップ幅Δト
ｌの値を次のように表す。

Δ１−１　＝ｋＸｕ＋Ａ ただし、Ａ　、ｕ＝定数 そして、１つ前のステップ幅へトＩの値を表す指標とし
て、上記にの値をレジスタ４３８，４４８に記憶してお
くことによって、１つ前のステップ幅Δｔ−１の値を知
ることができるのである。

上記ＲＯＭ４３１．４４１には、過去の符号パターンｃ
　ｔ、ｃ　ｔ−ｔ、ｃ　ｔ−２と上記指標にの値とに基
づいて得られるステップ幅Δ【の値が記憶されている。

その際に、ΔＬ−Δ１．４＋ｕによってステップ幅Δｔ
の値を算出する場合には（第１表参照）、Δｔ−ΔＬ−
１　＋ｕ＝ｋＸｕ＋Ａ＋ｕ＝（ｋ＋ｌ）ｕ＋Ａ の値に、適当な定数をかけて量子化して整数値に変換し
、その整数値の数だけ連続した“ビが記憶されるのであ
る。同様にして、Δを一Δｔ−ｉ　−ｕによってステッ
プ幅Δｔの値を算出する場合には、ΔＬ＝（ｋ　　ｌ）
ｕ＋Ａの値に適当な定数をかけて量子化して整数値に変
換し、その整数値の数だけ連続した“ビが３己憶される
のである。また、ＲＯＭ４３＋４４１には、上述のステ
ップ幅Δｔにおける（ｋ＋１）および（ｋ−１）の値を
記憶しておく。

このようなＲＯＭ４３１．４４１のアドレス線には、シ
フトレジスタ４１０．４１５からの過去の符号パターン
ＣＬ、Ｃｔ−１，Ｃｔ−２とレジスタ４３８．４４８か
らのｋの値が入力される。そうすると、ステップ幅Δｔ
（入力された符号パターンと１つ前のステップ幅Δｔ−
ｉとに基づいて適応的に変化する）の値に相当する数だ
け連続した°ビが出力されるのである。このＲＯＭ４３
１，４４１からの出力信号は、端子４３３，４４３から
のクロック信号ＣＫ２によってシフトレジスタ４３２，
４４４にセットされる。それと同時に、入力された過去
の符号パターンとｋの値とに基づいて、上記（ｋ＋１）
あるいは（ｋ−１）（１）値がＲＯＭ４３１，４４１か
ら出力され、端子４３９，４４９からのクロック信号Ｃ
Ｋ２によって、上述の１つ前のステップ幅Δ１−１の値
を表す指標にの新たな値として、レジスタ４３８．４４
８にセットされる。

すなわち、本実施例の定数加算法における適応デルタ変
調符号化装置においては、３ステータスのゲートバッフ
ァ４３５，４４５によって、レジスタ４３８，４４８に
記憶されているｋで表される１つ前のステップ幅Δトｌ
と過去の符号パターンｃｔ、　Ｃｔ−１，Ｃｔ−２との
ディジタルデータに応じて適応的に変化するパルス幅を
有する信号ｙｔを生成する。そして、この信号ｙｔをア
ナログ積分器４３７．４４７によって積分することによ
って、過去の符号パターンＣｔ、ＣＬ−１，Ｃｔ−２と
１つ前のステップ幅Δｔ−１とに応じてレベルを変化す
るアナログ局部復号信号ｉを出力することができる。し
たがって、Ｄ／Ａ変換器やＡ／Ｄ変換器を用いることな
く、過去の符号パターンと１つ前のステップ幅Δｔ−１
に応じて適応的にレベル差が変化するアナログ局部復号
信号音を生成することができるのである。

上述の指数圧伸法および定数加算法の局部復号回路を用
いた適応デルタ変調符号化装置では、ＲＯＭ４３１，４
４１に、過去の符号パターンと１つ前のステップ幅Δｔ
−１とに応じて予め設定されたステップ幅ΔＬの値を表
す情報をテーブルとして記憶しておき、過去の符号パタ
ーンと１つ面のステップ幅Δｔ−１の値をアドレス信号
として、上記記憶されたステップ幅Δｔを表す情報に基
づいてステップ幅Δ（に相当するパルス幅を有するゲー
ト信号を出力するようにしている。しかしながら、この
発明はこれに限定されるものではない。すなわち、第１
表の各定数とステップ幅Δ（算出ルールとを記憶部に記
憶しておき、過去の符号パターンと１つ前のステップ幅
Δト１とに基いて、上記記憶しである各定数とルールと
に従ってステップ幅ΔＬを算出器によって算出するよう
にしてもよい。

〈発明の効果〉 以上より明らかなように、この発明の適応デルタ変調符
号化装置は、ゲート信号作成手段、３ステートゲートバ
ッファおよびアナログ積分器を有して、過去の符号パタ
ーンに基づいて、現サンプリング時におけるステップ幅
に比例したパルス幅を有するゲート信号を作成し、この
ゲート信号と直前のサンプリング時における符号とに基
づいて、直前のサンプリン時におけるアナログ入力信号
が局部復号信号よりも大きい場合には、現サンプリン時
におけるステップ幅に比例したパルス幅を有する高電位
のパルス信号を生成する一方、直前のサンプリン時にお
けるアナログ入力信号が局部復号信号よりも小さい場合
には、現サンプリン時におけるステップ幅に比例したパ
ルス幅を有する低電位のパルス信号を生成し、このパル
ス信号を積分することによって上記ステップ幅に比例し
たレベル差を有する局部復号信号を生成するようにした
ので、過去の符号パターンおよび上記ゲートバッファの
ゲート信号等のディジタル信号に基づいて、アナログの
局部復号信号を得ることができる。したがって、Ｄ／Ａ
変換器（あるいはＡ／Ｄ変換器）を用いることなく、上
記アナログ入力信号と直接比較可能なアナログ局部復号
信号を得ることができ、低コスト化を図ることができる
。

【図面の簡単な説明】

第１図はこの発明の一実施例における適応デルタ変調符
号化装置のブロック図、第２図は上記実施例における各
出力信号のタイミングチャート、第３図は他の実施例に
おける適応デルタ変調符号化装置のブロック図、第４図
は従来例におけるブロック図である。 ２０１．４０１・・・入力端子、 ２０２．２１９，４０２，４１９・・・ローパスフィル
タ、２０３．４０３・・・カブプリングコンデンサ、２
０４．２０５，４０４．４０５・・・抵抗、２０８．４
０８・・・コンパレータ、 ２１０．２１５，４１０，４１５・・・シフトレジスタ
、２１４．４１４・・・記憶装置、 ２２０．４２０・・・出力端子、 ２３１．２４１，４３１，４４１・・・ＲＯＭ　。 ２３２．２４２，４３２，４４．２・・・シフトレジス
タ、２３５．２４５，４３５，４４５・・・ゲートバッ
ファ、２３７．２４７，４３７，４４７・・・アナログ
積分器、４３８．４４８・・・レジスタ。

Claims (1)

【特許請求の範囲】
1. （１）過去の符号パターンに基づいてステップ幅を適応
   的に変化させて得られる局部復号信号とアナログ入力信
   号とを比較して、上記アナログ入力信号が上記局部復号
   信号より大きい場合には“１”あるいは“０”のいずれ
   か一方の符号を出力する一方、上記アナログ入力信号が
   上記局部復号信号より小さい場合には上記“１”および
   “０”のいずれか他方の信号を出力することによって、
   アナログ入力信号を符号化する適応デルタ変調符号化装
   置において、 少なくとも過去の符号パターンに基づいて、現サンプリ
   ング時におけるステップ幅に比例したパルス幅を有する
   ゲート信号を作成するゲート信号作成手段と、 高低２つの電位を出力する状態と高インピーダンスの状
   態の３つの状態を持つと共に、ゲート端子に入力された
   上記ゲート信号と入力端子に入力された直前のサンプリ
   ング時における符号とに基づいて、直前のサンプリング
   時における符号が上記一方の符号の場合には、上記ステ
   ップ幅に比例したパルス幅を有する高電位のパルス信号
   を出力する一方、直前のサンプリング時における符号が
   上記他方の符号の場合には、上記ステップ幅に比例した
   パルス幅を有する低電位のパルス信号を出力する３ステ
   ートゲートバッファと、 上記３ステートゲートバッファから出力される上記ステ
   ップ幅に比例したパルス幅を有する高電位あるいは低電
   位のパルス信号を積分し、上記ステップ幅に比例したレ
   ベル差を有する上記局部復号信号を出力するアナログ積
   分器を備えたことを特徴とする適応デルタ変調符号化装
   置。