JPH0266666A - Cpu間の割り込み処理方法 - Google Patents

Cpu間の割り込み処理方法

Info

Publication number
JPH0266666A
JPH0266666A JP21738788A JP21738788A JPH0266666A JP H0266666 A JPH0266666 A JP H0266666A JP 21738788 A JP21738788 A JP 21738788A JP 21738788 A JP21738788 A JP 21738788A JP H0266666 A JPH0266666 A JP H0266666A
Authority
JP
Japan
Prior art keywords
cpu
interrupt
interruption
address
request
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21738788A
Other languages
English (en)
Inventor
Haruhiro Akeda
明田 晴広
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GE Healthcare Japan Corp
Original Assignee
Yokogawa Medical Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Medical Systems Ltd filed Critical Yokogawa Medical Systems Ltd
Priority to JP21738788A priority Critical patent/JPH0266666A/ja
Publication of JPH0266666A publication Critical patent/JPH0266666A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はCP tJから他のCPUに対して行うCP 
LJ間の割り込み処理方法に関する。
(従来の技術) コンピュータにおいて、CPLIが入出力ボートを介し
て外l!lll!A器とデータをやり取りする場合、外
部入出力機器の動作はCPUに比べて遅いので、その都
度CPUが漫然とデータの到来を持っていたのでは時間
的にロスが大きく無駄である。そこで入出力l!!1器
にデータ転送を指示した後は、GPUは別の仕事を行っ
ていて、データが送られて来た時点でそれを処理すれば
非常に効率の良いシステムになる。このような考えに3
3づいて編み出されたのが割り込みである。
次に図面を参照してCP LJから他のCPUに割り込
みを要請する場合の例を説明する。第2図は従来の割り
込みの手順を説明する図である。図において、1は演算
を行っている途中に削り込み演算を行うCPLJ、2は
CPUIに割り込みを要請して割り込み演算を行わせる
C P jJである。この従来の割り込み処理の手順は
次のように行われる。
■CPU2がcpuiに割り込み要求信号IRQを送出
する。
■CP tJ 1はこれを受【プ取ると、CP tJ 
2に割り込み認識信91ACKを返して、CP (J 
2の要求を受は取った旨を知らせる、 ■CP tJ 2は割り込み認識信号IACKを受は取
ると、その割り込みの種類に応じて、CPU1に割り込
みベクタ番号(削り込み処理プログラムのアドレス)(
VPを送る。
■CPU1は割り込みベクタ番号IVPを受は取ると割
り込みへフタファイル(以下rVFという)3の中の割
り込みベクタ1号IVPで指定された番地の内容rvを
読み込む。
(つ続いてCPU1は1vの番地ヘジャンプし、割り込
み処理を実行づる。
(発明が解決しようとするrIIffl>以上の処理を
づる従来の装置では割り込みの数が多い場合、l VP
3に多くの番地の内容のIVを格納して置かねばならず
、メモリが多く必要となる。又割り込みの内容はIVF
3に1き込まれた割り込みベクタによるものであり、随
時に変更処理することは困難である。更に割り込み要求
IRQを受けて割り込み認識信号rAcKを送り、にj
り込みベクタ番号1vPを受けたら、割り込み・ベクタ
ファイルIMFを児に行く必要があって、CP U 1
の割り込み処理には2スデツブ必要であるという問題が
あった、 本発明は上記の点に鑑みてなされたもので、その目的は
、割り込み処理手順を簡略にし、又、割り込み処理数理
ち割り込みベクタ数を無限にとることができるCPU間
の割り込み処理方法を実現することにある。
(課題を解決するための手段) 前記の課題を解決する本発明は、CP tJから他のC
PUに対して行うCPU間の割り込み処理方法において
、割り込み要求側CPUとの間に読み出しと書き込みを
可能にし、割り込み処理側CPUに対し読み出しを可能
にするように接続された割り込みベクタレジスタを具備
し、割り込み要求の都度前記割り込みベクタレジスタに
割り込み処理ルーチンの番地を1き込み、前記割り込み
処理側CP tJは前記割り込みベクタレジスタをフェ
ッチしてコマンドを実行することを特徴とするものであ
る。
(作用) 割り込み要求側CP (Jは割り込み要求の都度割り込
みベクタレジスタに割り込み処理ルーチンの番地を閏き
込み、割り込み処理側CPLJは割り込み要求に基づき
割り込みベクタレジスタをフェッチして処理を実行する
(実施例) 以下、図面を参照して本発明の詳細な説明する。
第1図は本発明の一実施例の割り込み処理方法を行うた
めの回路図である。図において、第2図と同等の部分に
は同一の符号を付しである。メモリ6はCPLJlのプ
ログラムを格納していて、GPtJlとは1−タバス7
を介して接続されている。メモリ8はCP U 2のプ
ログラムを格納していて、CPU2とはデータバス9を
介して接続されている、10はデータバス7を介してc
pu iと読み出しが可能なように、CPU2とはデー
タバス9を介してCPU2と読み出し及び司き込みが可
能なようにそれぞれ接続されていて、CPU2からの割
り込み処理ルーチンへのジャンプ命令が喝き込まれ、C
PU1にジャンプ命令を与える割り込みベクタレジスタ
(以下TVRという)である。
次に実施例の回路の動作を説明する。、CPU2からc
pu iへ割り込みを掛ける場合法のようになる。
■CPU2は割り込み要求を出す前に、IVRloに割
り込み処理ルーチンへのジャンプ命令を曙ぎ込む。
■CPLI2はCPU1に割り込み要求信号IRQを送
出する。
■CPU 1は割り込み要求信号IRQを受は取ると、
割り込み認識信号rAcKをCP U 2に送出し、メ
モリ6の番地からIVRIOの番地にジャンプする。C
PU2は割り込み認識信号IACKを受けると割り込み
要求信号IRQをクリアするつ ■CPU1は続けてIVRIOのジャンプ命令を実行し
、割り込み処理に入る。
■CPLJ2は、更に、別の割り込みを掛ける場合はメ
モリ8のプログラムに基づいてIVRloの内容を書き
替えて、割り込み要求信号IRQを送出する 以上説明したように本実施例によれば次のような効果が
期待できる。
(D CP U 1は従来の回路では割り込み要求信号
IRQを受は取った後、割り込みベクタ番号IVPを受
は取り、vlり込みへフタファイル3から割り込みベク
タ■vを取り出す必要があったが、本実施例の方法の回
路では割り込み要求IRQを受けとったら割り込み認識
信号rAcKを返してIVRloのアドレスにジャンプ
するだけでよい。
■従来の方法では、割り込みベクタ数はIVFloの容
噂に制限されたが、本実施例によれば、rVRloのレ
ジスタ1gAで無数の割り込みベクタを設定できる。
■次のようにすると、プライオリティエンコーダなしに
割り込みに優先度がつけられるゆCP(J2はrVRl
oをlみ、“0”であればIVRloを書き替え、”’
o ” t’なければ今から処理させるベクタと比較し
てそれより優先度が^ければIVRloが110 I+
となるまで持ち、ぞうでなければrVRloの値を内き
替えて割り込み要求信号IRQを送出する。CPLll
は割り込み処理が終了したら+ v r< i oの値
をクリアする。
■TVR10にリセット処理ルーチンへのジャンプ命令
を古き込むとリセット信qと共用することもできる。
(発明の効果) 以ト詳細に説明したように、割り込み処理手順を簡略化
し、又割り込みへフタ数を無限に取ることができるよう
になり、実用トの効果は大きい、。
【図面の簡単な説明】
第1図は本発明の方法を実r!Mる回路図、第2図は従
来の方法の回路図である。

Claims (1)

    【特許請求の範囲】
  1. CPUから他のCPUに対して行うCPU間の割り込み
    処理方法において、割り込み要求側CPUとの間に読み
    出しと書き込みを可能にし、割り込み処理側CPUに対
    し読み出しを可能にするように接続された割り込みベク
    タレジスタを具備し、割り込み要求の都度前記割り込み
    ベクタレジスタに割り込み処理ルーチンの番地を書き込
    み、前記割り込み処理側CPUは前記割り込みベクタレ
    ジスタをフェッチしてコマンドを実行することを特徴と
    するCPU間の割り込み処理方法。
JP21738788A 1988-08-31 1988-08-31 Cpu間の割り込み処理方法 Pending JPH0266666A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21738788A JPH0266666A (ja) 1988-08-31 1988-08-31 Cpu間の割り込み処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21738788A JPH0266666A (ja) 1988-08-31 1988-08-31 Cpu間の割り込み処理方法

Publications (1)

Publication Number Publication Date
JPH0266666A true JPH0266666A (ja) 1990-03-06

Family

ID=16703381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21738788A Pending JPH0266666A (ja) 1988-08-31 1988-08-31 Cpu間の割り込み処理方法

Country Status (1)

Country Link
JP (1) JPH0266666A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007270239A (ja) * 2006-03-31 2007-10-18 Jfe Steel Kk 鋼板の溶融金属鍍金装置
JP2011118508A (ja) * 2009-12-01 2011-06-16 Renesas Electronics Corp マルチプロセッサシステム及びマルチプロセッサ制御方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007270239A (ja) * 2006-03-31 2007-10-18 Jfe Steel Kk 鋼板の溶融金属鍍金装置
JP2011118508A (ja) * 2009-12-01 2011-06-16 Renesas Electronics Corp マルチプロセッサシステム及びマルチプロセッサ制御方法

Similar Documents

Publication Publication Date Title
KR0160193B1 (ko) 직접메모리접근 제어장치
US4318174A (en) Multi-processor system employing job-swapping between different priority processors
US4056847A (en) Priority vector interrupt system
KR950009455A (ko) 디지탈 신호처리 프로세서
KR920010951B1 (ko) 데이타 제어장치 및 그것을 사용하는 시스템
JPH0530112A (ja) デイジタル信号処理システムの制御方法
JPH0266666A (ja) Cpu間の割り込み処理方法
WO1993012486A1 (en) Direct memory access interface for buses of different width
EP0507954B1 (en) Device for controlling bus
JP2002278753A (ja) データ処理システム
JPH01305461A (ja) バス使用権制御方式
KR930005843B1 (ko) 다중 프로세서 시스템의 다수의 서브 프로세서 제어방법
KR100194263B1 (ko) 고속데이타처리 시스템
JPS61136159A (ja) シングルチツプマイクロコンピユ−タ
JPH056333A (ja) マルチプロセサシステム
KR960018958A (ko) 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치
JP2785855B2 (ja) 情報処理装置
JPS5840216B2 (ja) テストアンドセツト方式
JPH0375959A (ja) マルチプロセッサのデータ転送装置
JPH04266152A (ja) 高速並列処理装置
JPS63298638A (ja) デ−タ処理装置
JPH03233780A (ja) バスアクセス方式
GB2225882A (en) Computer bus structure for multiple processors
JPH0628320A (ja) マルチプロセッサシステム
JPS6349942A (ja) 演算処理装置