JPH0267005A - Analog switch circuit - Google Patents

Analog switch circuit

Info

Publication number
JPH0267005A
JPH0267005A JP63219032A JP21903288A JPH0267005A JP H0267005 A JPH0267005 A JP H0267005A JP 63219032 A JP63219032 A JP 63219032A JP 21903288 A JP21903288 A JP 21903288A JP H0267005 A JPH0267005 A JP H0267005A
Authority
JP
Japan
Prior art keywords
npn transistor
npn
transistor
circuit
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63219032A
Other languages
Japanese (ja)
Other versions
JPH088478B2 (en
Inventor
Junji Nagaoka
長岡 淳二
Koichi Yamada
耕一 山田
Yasuhiro Goto
泰宏 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP21903288A priority Critical patent/JPH088478B2/en
Publication of JPH0267005A publication Critical patent/JPH0267005A/en
Publication of JPH088478B2 publication Critical patent/JPH088478B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、2人力、■出力のバイポーラトランジスタで
構成されるアナログスイッチ回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to an analog switch circuit composed of two-power, two-output bipolar transistors.

従来の技術 まず、従来の1人力、1出力のアナログスイッチの構成
を第4図に示し説明する。
BACKGROUND OF THE INVENTION First, the configuration of a conventional one-man-operated, one-output analog switch is shown in FIG. 4 and will be described.

2つのNPN トランジスタT1とI3のエミッタは、
互いに接続され、さらに第1の定電流回路1に接続され
、この2つのNPN トランジスタT1、T3のコレク
タには、2つのPNP トランジスタT4.T5で構成
された能動負荷が接続され、。
The emitters of the two NPN transistors T1 and I3 are
These two NPN transistors T1, T3 are connected to each other and further connected to the first constant current circuit 1, and have two PNP transistors T4, . An active load consisting of T5 is connected.

これら、NPNトランジスタTl、T3.定電流回路(
1)、PNP !−ランジスタT4.T5で差動増幅回
路を構成する。この差動増幅回路の出力であるNPN 
トランジスタT3のコレクタは、NPNトランジスタT
6のベースに接続され、このNPNトランジスタT6の
コレクタは直流電圧源Vccに接続され、エミッタは第
2の定電流回路2と前記NPN トランジスタT3のベ
ースに接続されると共に、アナログスイッチ回路の出力
Oとして取り出され、入力信号Iは、前記NPN トラ
ンジスタTIのベースより入力される。さらに、スイッ
チ信号Sにより、第1の定電流回路1及び第2の定電流
回路2の接続、遮断を行なうスイッチ回路5を備えるこ
とにより、従来の1人力、1出力のアナログスイッチは
構成される。
These NPN transistors Tl, T3 . Constant current circuit (
1), PNP! - transistor T4. T5 constitutes a differential amplifier circuit. The output of this differential amplifier circuit is NPN
The collector of the transistor T3 is an NPN transistor T.
The collector of this NPN transistor T6 is connected to the DC voltage source Vcc, the emitter is connected to the second constant current circuit 2 and the base of the NPN transistor T3, and the output O of the analog switch circuit is connected to the base of the NPN transistor T3. The input signal I is input from the base of the NPN transistor TI. Furthermore, by providing a switch circuit 5 that connects and disconnects the first constant current circuit 1 and the second constant current circuit 2 according to the switch signal S, the conventional one-manpower, one-output analog switch is configured. .

上述の、1人力、1出力アナログスイッチ回路の等価回
路は、第5図のように、アナログスイッチ3で表わせる
The equivalent circuit of the above-mentioned one-manpower, one-output analog switch circuit can be expressed as an analog switch 3 as shown in FIG.

次に、従来、2人力、1出力のアナログスイッチを構成
する場合、第6図に示すように、上述の1入力、l出力
のアナログスイッチ回路を2個用い、それぞれの出力を
共通にして、出力0とし、2つのアナログスイッチ回路
へのスイッチ信号が互いに逆となるように、すなわち、
一方が導通状態のときは、他方は遮断状態となるように
インバータ4を介して一方に与えるよう構成されていた
Next, when constructing a conventional two-manpower, one-output analog switch, as shown in FIG. 6, two analog switch circuits with one input and one output are used, and their outputs are shared. The output is 0, and the switch signals to the two analog switch circuits are opposite to each other, that is,
The configuration was such that when one side is in a conductive state, the other is in a cut-off state, so that it is applied to one side via the inverter 4.

発明が解決しようとする課題    ゛上述した従来の
2人力、1出力のアナログスイッチの構成では、1人力
、1出力のアナログスイッチの2倍の素子数が必要とな
り、素子数が多くなる欠点があった。
Problems to be Solved by the Invention ``The configuration of the conventional two-manpower, one-output analog switch described above requires twice the number of elements as the one-manpower, one-output analog switch, which has the disadvantage of increasing the number of elements. Ta.

本発明は、上記課題を解決せんとするもので、少ない素
子数で構成できる2人力、l出力のアナログスイッチを
提供せんとするものである。
The present invention aims to solve the above-mentioned problems and provides a two-manpower, one-output analog switch that can be configured with a small number of elements.

課題を解決するための手段 第1と第2のNPNトランジスタのエミッタとコレクタ
を各々共通に接続し、さらにこの第1のNPN I−ラ
ンジスタのエミッタと、第3のNPNトランジスタのエ
ミッタを接続し、第1のNPNトランジスタのエミッタ
側には第1の定電流回路が接続され、第1.第3のNP
Nトランジスタのコレクタ側には、それぞれ能動負荷を
接続し、これら、第1.第2.第3のNPNトランジス
タと、第1の定電流回路と、能動負荷により差動増幅回
路を構成し、この差動増幅回路の出力である第3のNP
N )ランジスクのコレクタには、第4のNPNI−ラ
ンジスタのベースを接続し、この第4のNPNトランジ
スタのコレクタは直流電源に接続され、エミッタは第2
の定電流回路に接続してアナログスイッチ回路の出力と
すると共に、前記第3のNPNI−ランジスタのベース
に抵抗R3を介して帰還し、前記第1と第2のNPN 
トランジスタのそれぞれのベースには、この抵抗R3に
等しい値の抵抗R1,R2を介して、第1及び、第2の
人力信号TI、12を印加できるよう接続すると共に、
この第1と第2の入力信号It、12のうち一方が導通
状態のとき他方は遮断状態となるよう、前記第1と第2
のNPN トランジスタのベースにスイッチ回路を接続
した構成をなす。
Means for Solving the Problems The emitters and collectors of the first and second NPN transistors are each connected in common, and the emitter of the first NPN I-transistor is connected to the emitter of the third NPN transistor, A first constant current circuit is connected to the emitter side of the first NPN transistor, and a first constant current circuit is connected to the emitter side of the first NPN transistor. Third NP
An active load is connected to the collector side of each of the N transistors. Second. A differential amplifier circuit is configured by a third NPN transistor, a first constant current circuit, and an active load, and a third NP transistor that is the output of this differential amplifier circuit is
N) The base of a fourth NPNI transistor is connected to the collector of the transistor, the collector of this fourth NPN transistor is connected to the DC power supply, and the emitter is connected to the second transistor.
is connected to the constant current circuit of the analog switch circuit, and is fed back to the base of the third NPNI transistor through a resistor R3, and is connected to the constant current circuit of the first and second NPN transistors.
The bases of the transistors are connected via resistors R1, R2 having a value equal to this resistor R3 so that the first and second human input signals TI, 12 can be applied thereto, and
The first and second input signals It, 12 are arranged so that when one of them is in a conductive state, the other is in a cutoff state.
It has a configuration in which a switch circuit is connected to the base of an NPN transistor.

作用 第1及び、第2の入力信号It、12が印加された状態
で、スイッチ信号Sにより、第2のNPNトランジスタ
T2が遮断状態となった時、第1のNPN トランジス
タT1は、第1の入力信号■1が導通可能な状態となり
、逆に、第1のNPNトランジスタTlが遮断状態とな
った時、第2のNPN トランジスタT2は、第2の入
力信号■2が導通可能な状態となる。
Operation When the second NPN transistor T2 is turned off by the switch signal S with the first and second input signals It, 12 being applied, the first NPN transistor T1 is turned off. When the input signal ■1 becomes conductive and, conversely, the first NPN transistor Tl becomes cut off, the second NPN transistor T2 becomes capable of conducting the second input signal ■2. .

実施例 以下、本発明の一実施例のアナログスイッチ回路につい
て、図面を参照しながら説明する。
Embodiment Hereinafter, an analog switch circuit according to an embodiment of the present invention will be described with reference to the drawings.

第1図は、本発明の一実施例を示す図であり、エミッタ
、コレクタが各々共通に接続された、2つのNPN ト
ランジスタT1とT2のエミッタ側にさらにNPN ト
ランジスタT3のエミッタを接続し、3個のNPN ト
ランジスタTl、T2.T3のエミッタ接続点側に接続
された定電流源1と、コレクタ側に接続された能動負荷
により、差動増幅回路を構成する。
FIG. 1 is a diagram showing an embodiment of the present invention, in which the emitter side of two NPN transistors T1 and T2, whose emitters and collectors are connected in common, is further connected to the emitter side of an NPN transistor T3. NPN transistors Tl, T2 . A differential amplifier circuit is constituted by a constant current source 1 connected to the emitter connection point side of T3 and an active load connected to the collector side.

ここで、能動負荷は、2つのPNP トランジスタT4
.T5からなり、両者のベースは共通で、エミッタは共
に直流電源Vccに接続され、PNPトランジスタT4
のコレクタとベースは接続され、さらにNPN トラン
ジスタTl、T2のコレクタの接続点に接続され、一方
、PNPトランジスタT5のコレクタは、NPN トラ
ンジスタT3のコレクタに接続される。
Here, the active load is two PNP transistors T4
.. T5, both have a common base, both emitters are connected to the DC power supply Vcc, and a PNP transistor T4.
The collector and base of are connected and further connected to the junction of the collectors of the NPN transistors Tl and T2, while the collector of the PNP transistor T5 is connected to the collector of the NPN transistor T3.

上述のごとく構成された差動増幅回路の出力であるNP
N トランジスタT3のコレクタは、NPNトランジス
タT6のベースに接続され、このNPNI−ランジスタ
T6のコレクタは直流電源Vccに、エミッタは定電流
回路2に接続され、アナログスイッチ回路の出力0とす
ると共に抵抗R3を介して、NPN トランジスタT3
のベースに帰還される。
NP, which is the output of the differential amplifier circuit configured as described above.
The collector of the NPN transistor T3 is connected to the base of the NPN transistor T6, the collector of this NPNI transistor T6 is connected to the DC power supply Vcc, and the emitter is connected to the constant current circuit 2, and the output of the analog switch circuit is set to 0, and the resistor R3 Through the NPN transistor T3
will be returned to its base.

一方、NPNトランジスタTl、T2のそれぞれのベー
スには、抵抗R3に等しい値の抵抗R1゜R2がそれぞ
れ接続され、これらの抵抗R1,R2を介して入力信号
It、I2が入力される。ここで、抵抗R1,R2,R
3の値を等しくするのは、ベース電流によって生じるオ
フセット電圧の値をそろえる為である。
On the other hand, a resistor R1°R2 having the same value as the resistor R3 is connected to the base of each of the NPN transistors Tl and T2, and input signals It and I2 are inputted through these resistors R1 and R2. Here, resistors R1, R2, R
The reason why the values of 3 are made equal is to equalize the values of offset voltages caused by the base current.

さらに、スイッチ信号Sは、エミッタが基準電位6に、
コレクタがNPNトランジスタT1のベースに接続され
たNPN トランジスタT7のベースに入力され、入力
信号■1の導通、遮断の制御を行なうと共に、NPN 
トランジスタT8のベースに入力され、NPN トラン
ジスタT9を介して、入力信号I2の導通、遮断の制御
を行なう。
Furthermore, the switch signal S has its emitter at the reference potential 6,
It is input to the base of an NPN transistor T7 whose collector is connected to the base of the NPN transistor T1, and controls the conduction and cutoff of the input signal ■1.
It is input to the base of the transistor T8, and controls whether the input signal I2 is turned on or off via the NPN transistor T9.

ここで、NPN トランジスタT8のエミッタは、基準
電位6に、又、コレクタは、NPN I−ランジスタT
9のベース及び、抵抗R4を介して直流電源Vccに接
続され、NPN トランジスタT9のエミッタは、基準
電位6に、コレクタは、NPNトランジスタT2のベー
スに接続されている。
Here, the emitter of the NPN transistor T8 is connected to the reference potential 6, and the collector is connected to the NPN I-transistor T.
The emitter of the NPN transistor T9 is connected to the reference potential 6, and the collector is connected to the base of the NPN transistor T2.

上述の2人力、1出力のアナログスイッチ回路は、第2
図のようなアナログスイッチ3.3′及び、インバータ
4の等価回路で表わせる。
The two-manpower, one-output analog switch circuit described above is
This can be expressed by an equivalent circuit of analog switches 3, 3' and inverter 4 as shown in the figure.

以上のように構成された本発明の一実施例であるアナロ
グスイッチ回路において、入力信号It。
In the analog switch circuit according to the embodiment of the present invention configured as described above, the input signal It.

■2が入力された状態で、スイッチ信号Sが、NPNト
ランジスタT7.T8を充分導通状態にできる電位とな
ったとき、NPN トランジスタT7゜T8のコレクタ
は、略々、基準電位6となり、NPNトランジスタT7
のコレクタにベースが接続されているNPN トランジ
スタT1は遮断状態となる。一方、NPN トランジス
タT8のコレクタにベースが接続されたNPN トラン
ジスタT9も遮断状態で、このNPNトランジスタT9
のコレクタにベースが接続されている。NPN トラン
ジスタT2は、入力信号I2が導通可能な状態となる。
(2) When the switch signal S is input to the NPN transistor T7. When the potential becomes sufficient to make T8 conductive, the collector of NPN transistor T7゜T8 is approximately at the reference potential 6, and the NPN transistor T7
The NPN transistor T1, whose base is connected to the collector of the transistor T1, is cut off. On the other hand, the NPN transistor T9 whose base is connected to the collector of the NPN transistor T8 is also in a cut-off state.
The base is connected to the collector. The NPN transistor T2 becomes conductive to the input signal I2.

逆に、スイッチ信号Sが、NPN トランジスタT7.
T8を導通状態にする電圧に満たない時、NPN トラ
ンジスタT7は遮断状態であるから、このNPN トラ
ンジスタT7のコレクタにベースが接続されたNPNト
ランジスタTIは、入力信号11を導通可能な状態とし
、一方、NPN トランジスタT8のコレクタは、略々
直流電源Vccの電位となり、NPN トランジスタT
9を導通状態とし、このNPN I−ランジスタT9の
コレクタは、略々、基準電位6となり、NPN トラン
ジスタT9のコレクタにベースが接続されたNPNトラ
ンジスタT2は遮断状態となる。よって、スイッチ信号
Sにより、2つの入力信号I1、12のうちどちらか一
方のみが導通状態となり、出力信号Oとして出力され、
2人力、1出力のアナログスイッチ回路が構成できる。
Conversely, the switch signal S is connected to the NPN transistor T7.
Since the NPN transistor T7 is in a cutoff state when the voltage that makes T8 conductive is not reached, the NPN transistor TI, whose base is connected to the collector of the NPN transistor T7, allows the input signal 11 to conduct. , the collector of the NPN transistor T8 is approximately at the potential of the DC power supply Vcc, and the collector of the NPN transistor T8 is approximately at the potential of the DC power supply Vcc.
9 is in a conductive state, the collector of this NPN I-transistor T9 is approximately at a reference potential of 6, and the NPN transistor T2 whose base is connected to the collector of the NPN transistor T9 is in a cut-off state. Therefore, due to the switch signal S, only one of the two input signals I1 and 12 becomes conductive, and is output as the output signal O.
A two-manpower, one-output analog switch circuit can be constructed.

以上の動作のようすを、波形を用いて説明すると、第3
図(a)(ロ)(C) (d)に示すように、入力信号
If、I2にそれぞれ周波数の異なる信号が入力されて
いる状態で、スイッチ信号Sが0■のときは、低い周波
数の入力信号■1が出力信号0に出力され、スイッチ信
号Sが5■のときは、高い周波数の入力信号I2が出力
信号0に出力される。
To explain the above operation using waveforms, the third
As shown in Figures (a), (b), (c), and (d), when signals with different frequencies are input to the input signals If and I2, and the switch signal S is 0, the lower frequency When the input signal 1 is output as the output signal 0 and the switch signal S is 5, the high frequency input signal I2 is output as the output signal 0.

発明の効果 本発明により、2人力、1出力のバイポーラトランジス
タで構成されるアナログスイッチ回路を節易な構成で実
現でき、回路素子が大幅に削減できる。
Effects of the Invention According to the present invention, an analog switch circuit composed of two-manpower, one-output bipolar transistors can be realized with a simple configuration, and the number of circuit elements can be significantly reduced.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明の一実施例を示す回路図、第2図はそ
の等価回路図、第3図は、本発明の一実施例の動作波形
図、第4図は従来の1人力、■出力のアナログスイッチ
回路を示す回路図、第5図はその等価回路図、第6図は
従来の2人力、1出力のアナログスイッチ回路を示す回
路図である。 1・・・・・・第1の定電流回路、2・・・・・・第2
の定電流回路、3,3゛・・・・・・アナログスイッチ
、4・・・・・・インバータ、5,5”・・・・・・ス
イッチ回路、6・・・・・・基準電位。 代理人の氏名 弁理士 粟野重孝 はか1名第1 /71の2t +に回路 図
FIG. 1 is a circuit diagram showing an embodiment of the present invention, FIG. 2 is an equivalent circuit diagram thereof, FIG. 3 is an operating waveform diagram of an embodiment of the present invention, and FIG. 4 is a conventional one-man operation. (2) A circuit diagram showing an output analog switch circuit, FIG. 5 is an equivalent circuit diagram thereof, and FIG. 6 is a circuit diagram showing a conventional two-manpower, one-output analog switch circuit. 1...First constant current circuit, 2...Second
constant current circuit, 3,3゛...analog switch, 4...inverter, 5,5''...switch circuit, 6...reference potential. Name of agent: Patent attorney Shigetaka Awano Haka 1 person No. 1/71 2t + Circuit diagram

Claims (1)

【特許請求の範囲】[Claims] 第1と第2のNPNトランジスタのエミッタとコレクタ
を各々共通に接続し、さらにこの第1のNPNトランジ
スタのエミッタと、第3のNPNトランジスタのエミッ
タを接続し、第1のNPNトランジスタのエミッタ側に
は、第1の定電流回路が接続され、第1、第3のNPN
トランジスタのコレクタ側には、それぞれ能動負荷を接
続し、これら、第1、第2、第3のNPNトランジスタ
と、第1の定電流回路と能動負荷により差動増幅回路を
構成し、この差動増幅回路の出力である第3のNPNト
ランジスタのコレクタには、第4のNPNトランジスタ
のベースを接続し、この第4のNPNトランジスタのコ
レクタは直流電源に接続され、エミッタは第2の定電流
回路に接続してアナログスイッチ回路の出力とすると共
に、前記第3のNPNトランジスタのベースに抵抗R3
を介して帰還し、前記第1と第2のNPNトランジスタ
のそれぞれのベースには、この抵抗R3に等しい値の抵
抗R1、R2を介して、第1及び第2の入力信号I1、
I2を印加できるよう接続すると共に、この第1と第2
の入力信号I1、I2のうち、一方が導通状態のとき、
他方は遮断状態となるよう、前記第1と第2のNPNト
ランジスタのベースに接続したスイッチ回路から成るこ
とを特徴とするアナログスイッチ回路。
The emitters and collectors of the first and second NPN transistors are connected in common, and the emitter of the first NPN transistor is connected to the emitter of the third NPN transistor, and the emitter of the first NPN transistor is connected to the emitter of the first NPN transistor. is connected to the first constant current circuit, and the first and third NPN
An active load is connected to the collector side of each transistor, and the first, second, and third NPN transistors, the first constant current circuit, and the active load constitute a differential amplifier circuit. The base of a fourth NPN transistor is connected to the collector of the third NPN transistor which is the output of the amplifier circuit, the collector of this fourth NPN transistor is connected to a DC power supply, and the emitter is connected to a second constant current circuit. A resistor R3 is connected to the base of the third NPN transistor to serve as the output of the analog switch circuit.
The first and second input signals I1, R2 are fed back to the bases of the first and second NPN transistors through resistors R1 and R2, each having a value equal to this resistor R3.
The first and second
When one of the input signals I1 and I2 is in a conductive state,
An analog switch circuit comprising a switch circuit connected to the bases of the first and second NPN transistors so that the other is in a cutoff state.
JP21903288A 1988-09-01 1988-09-01 Analog switch circuit Expired - Fee Related JPH088478B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21903288A JPH088478B2 (en) 1988-09-01 1988-09-01 Analog switch circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21903288A JPH088478B2 (en) 1988-09-01 1988-09-01 Analog switch circuit

Publications (2)

Publication Number Publication Date
JPH0267005A true JPH0267005A (en) 1990-03-07
JPH088478B2 JPH088478B2 (en) 1996-01-29

Family

ID=16729186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21903288A Expired - Fee Related JPH088478B2 (en) 1988-09-01 1988-09-01 Analog switch circuit

Country Status (1)

Country Link
JP (1) JPH088478B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007274428A (en) * 2006-03-31 2007-10-18 Thine Electronics Inc Analog multiplexer

Also Published As

Publication number Publication date
JPH088478B2 (en) 1996-01-29

Similar Documents

Publication Publication Date Title
JP2559392B2 (en) Bridge amplifier
JPH01231421A (en) Comparator with latch circuit
JPS6212691B2 (en)
JPH0267005A (en) Analog switch circuit
JPS6047787B2 (en) Integrated circuit synchronous regeneration circuit
JPS59207715A (en) Amplifier
JP2504075B2 (en) Transistor amplifier
JPH0220164B2 (en)
JPH0527282B2 (en)
JPH01278108A (en) Differential amplifier circuit
JPS62234406A (en) Power amplifier circuit
JP2752836B2 (en) Voltage-current conversion circuit
JP2600648B2 (en) Differential amplifier circuit
JP2530709B2 (en) Square wave triangle wave conversion circuit
JPH0451094B2 (en)
JPH01114205A (en) Amplifier
JPS6259485B2 (en)
JPH0262112A (en) Output leakage removing circuit for analog switching circuit
JPS61247111A (en) Amplifier circuit
JPH02121521A (en) Voltage comparator
JPH0543210B2 (en)
JPH0832443A (en) Gate circuit
JPS59147538A (en) Signal cutoff circuit
JPS59116878A (en) Absolute value circuit
JPS6196822A (en) signal switching circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees