JPH0267008A - Ｐｌｌ回路 - Google Patents
Ｐｌｌ回路Info
- Publication number
- JPH0267008A JPH0267008A JP63219117A JP21911788A JPH0267008A JP H0267008 A JPH0267008 A JP H0267008A JP 63219117 A JP63219117 A JP 63219117A JP 21911788 A JP21911788 A JP 21911788A JP H0267008 A JPH0267008 A JP H0267008A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- pll circuit
- output
- input
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、フェイズ・ロック・ループ（ＰＬＬ）回路に
関する。
関する。
従来のＰＬＬ回路は、電圧制御発振器（ＶＣＯ）、位相
比較器、チャージポンプ、ループフィルタ（ローパスフ
ィルタ）を基本要素として構成され、第１図から抵抗１
０とボルテージフォロア４をなくしたものがその一例で
ある。さらに高度なＰＬＬ回路は、特公昭６１−２５７
０２１のように位相比較器やループフィルタを複数もち
、ＰＬＬ回路の内部状態に応じて、前述の位相比較器や
ループフィルタを切り替える判断回路を有するものが知
られていた。
比較器、チャージポンプ、ループフィルタ（ローパスフ
ィルタ）を基本要素として構成され、第１図から抵抗１
０とボルテージフォロア４をなくしたものがその一例で
ある。さらに高度なＰＬＬ回路は、特公昭６１−２５７
０２１のように位相比較器やループフィルタを複数もち
、ＰＬＬ回路の内部状態に応じて、前述の位相比較器や
ループフィルタを切り替える判断回路を有するものが知
られていた。
［発明が解決しようとする課題］
しかし前述の従来技術では、集積回路化されたＰＬＬ回
路に用いられるＶＣＯは、ＣＲマルチバイブレーク型が
多いため、ＬＣ発振型や振動子発振型のｖＣＯに比べて
入力信号に対するＶＣＯ出力の位相変動（ジッタ）が大
きかった。また最小ジッタが得られるロックレンジは、
極めて帯域の狭いものであった。
路に用いられるＶＣＯは、ＣＲマルチバイブレーク型が
多いため、ＬＣ発振型や振動子発振型のｖＣＯに比べて
入力信号に対するＶＣＯ出力の位相変動（ジッタ）が大
きかった。また最小ジッタが得られるロックレンジは、
極めて帯域の狭いものであった。
そこで本発明は、このような課題を解決するもので、そ
の目的とするところは、少ない部品点数でジッタが少な
く、なおかつロックレンジが広いＰＬＬ回路を提供する
ところにある。
の目的とするところは、少ない部品点数でジッタが少な
く、なおかつロックレンジが広いＰＬＬ回路を提供する
ところにある。
［課題を解決するための手段］
本発明のＰＬＬ回路は、人力信号と電圧制御発振器を源
とする比較入力との位相差を位相比較器で検出し、その
検出情報によりチャージポンプ出力を開閉して電圧変換
し、ループフィルタを通じて前記電圧制御発振器に供給
して、その発振周波数を制御するようにしたＰＬＬ回路
において、以下の構成からなることを特徴とする。
とする比較入力との位相差を位相比較器で検出し、その
検出情報によりチャージポンプ出力を開閉して電圧変換
し、ループフィルタを通じて前記電圧制御発振器に供給
して、その発振周波数を制御するようにしたＰＬＬ回路
において、以下の構成からなることを特徴とする。
ａ）抵抗とキャパシタンスからなる時定数回路を有する
前記ループフィルタの出力電圧を入力とする電圧バッフ
ァ手段。
前記ループフィルタの出力電圧を入力とする電圧バッフ
ァ手段。
ｂ）前記電圧バッファ手段の出力を前記ループフィルタ
のキャパシタンスと抵抗の接続点に与久る帰還手段。
のキャパシタンスと抵抗の接続点に与久る帰還手段。
〔作 用〕
本発明の上記の構成によれば、ロック時にチャージポン
プがオンしたときにボルテージフォロアの応答時間分だ
けローパスフィルタに負帰還がかかり、ローパスフィル
タ出力の電位変動を抑制するように働くため、ＶＣＯの
入力電圧変動が減少し、ジッタが少なくなるのである。
プがオンしたときにボルテージフォロアの応答時間分だ
けローパスフィルタに負帰還がかかり、ローパスフィル
タ出力の電位変動を抑制するように働くため、ＶＣＯの
入力電圧変動が減少し、ジッタが少なくなるのである。
〔実 施 例１
第１図は、本発明の実施例におけるＰＬＬ回路を示す一
例である０図において、位相比較器１は、外部から与え
られる信号人力２３とＶＣＯ５の発振出力を分周器６で
分周した比較人力２４の周波数と位相を比較し、進み位
相のときは、Ｄ＝”Ｈ”、遅れ位相のときはｔＪ＝”Ｈ
”とするＵＳパテント３６１０９５４に示されるものと
等価な動作をするものである。破線枠で示されるＣＭＯ
８構成のチャージポンプ２は、信号人力２３と比較人力
２４が不一致のときはＰチャネル・トランジスタ１３も
しくはＮチャネル・トランジスタ１４のいずれかをオン
させて、破線枠３で示されるローパスフィルタに電荷を
供給するもので、一種のＤ／Ａコンバータである。ロー
パスフィルタ３は、抵抗７．８、コンデンサ９で構成さ
れるラグフード・フィルタである。ローパスフィルタの
出力２６は、ボルテージフォロア４によりバッファされ
、ＶＣＯ５の入力に接続される。ボルテージフォロア４
は、可変抵抗２２によりＶＣＯの発振周波数範囲を変化
させるために挿入されているものであり、本発明におい
ては、必須のものではない０本発明は、ボルテージフォ
ロア４の出力を抵抗１０を介してローパスフィルタのノ
ード２１に帰還させる。
例である０図において、位相比較器１は、外部から与え
られる信号人力２３とＶＣＯ５の発振出力を分周器６で
分周した比較人力２４の周波数と位相を比較し、進み位
相のときは、Ｄ＝”Ｈ”、遅れ位相のときはｔＪ＝”Ｈ
”とするＵＳパテント３６１０９５４に示されるものと
等価な動作をするものである。破線枠で示されるＣＭＯ
８構成のチャージポンプ２は、信号人力２３と比較人力
２４が不一致のときはＰチャネル・トランジスタ１３も
しくはＮチャネル・トランジスタ１４のいずれかをオン
させて、破線枠３で示されるローパスフィルタに電荷を
供給するもので、一種のＤ／Ａコンバータである。ロー
パスフィルタ３は、抵抗７．８、コンデンサ９で構成さ
れるラグフード・フィルタである。ローパスフィルタの
出力２６は、ボルテージフォロア４によりバッファされ
、ＶＣＯ５の入力に接続される。ボルテージフォロア４
は、可変抵抗２２によりＶＣＯの発振周波数範囲を変化
させるために挿入されているものであり、本発明におい
ては、必須のものではない０本発明は、ボルテージフォ
ロア４の出力を抵抗１０を介してローパスフィルタのノ
ード２１に帰還させる。
さて第１図のＰＬＬ回路がロックしたとき、チャージポ
ンプの出力２４は、第２図の波形２５に示すようなディ
ジタル波形でなく、波高値は電源まで振れず、波形はス
パイク状の三角波となる。ＰＬＬ回路のロック状態が進
むほどチャージポンプから注入される電荷は、無限に０
に近付くのが理想的であるが、実際の回路では位相比較
器やｖＣＯの応答遅れ、チャージポンプ出力能力のアン
バランス等のために有限な値以下にはならない、このた
めｖＣＯの入力電圧は理想電圧を中心として一定範囲内
を往来するので、ＶＣＯの出力（位相、周波数）が変動
する現象−ジッタが発生する。したがってシックを減少
させるには、ロック時のｖＣＯ入力端子変動を少なくし
てやれば良い。
ンプの出力２４は、第２図の波形２５に示すようなディ
ジタル波形でなく、波高値は電源まで振れず、波形はス
パイク状の三角波となる。ＰＬＬ回路のロック状態が進
むほどチャージポンプから注入される電荷は、無限に０
に近付くのが理想的であるが、実際の回路では位相比較
器やｖＣＯの応答遅れ、チャージポンプ出力能力のアン
バランス等のために有限な値以下にはならない、このた
めｖＣＯの入力電圧は理想電圧を中心として一定範囲内
を往来するので、ＶＣＯの出力（位相、周波数）が変動
する現象−ジッタが発生する。したがってシックを減少
させるには、ロック時のｖＣＯ入力端子変動を少なくし
てやれば良い。
そこで本発明では、ＶＣＯとローパスフィルタの間にボ
ルテージフォロア４を置き、ボルテージフォロア４の出
力をローパスフィルタ３に帰還し、ローパスフィルタ出
力の電圧変動を抑制する手段として抵抗１０を設けた。
ルテージフォロア４を置き、ボルテージフォロア４の出
力をローパスフィルタ３に帰還し、ローパスフィルタ出
力の電圧変動を抑制する手段として抵抗１０を設けた。
抵抗１０は、ロック時のローパスフィルタの電圧変動を
減少させる。すなわち抵抗１０は、チャージポンプ出力
２５が高インピーダンスの時は、ボルテージフォロア１
２の入力と出力、ローパスフィルタのノード２１．２５
は同電位となるので、コンデンサ９の電荷がリーク電流
やノイズのために電荷が失われないように補償する。一
方チャージボンブ出力がオンしたときは、ボルテージフ
ォロアの出力２２がチャージポンプ出力によって太き（
変動しない方向に働く。チャージポンプ２の出力がオン
したときは、抵抗１０はローパスフィルタ３の出力電圧
変動を減少させる方向に作用する。すなわちチャージポ
ンプがオンしてからボルテージフォロア４の出力が変化
するまでの時間では、抵抗１０はチャージポンプがオン
する直前の電位をコンデンサ９に帰還するため、ノード
２１の電位が変化しないように作用する。このため抵抗
１０の値をローバスフィルり３やボルテージフォロア４
の基本動作に影響を与えない範囲で最適化してやれば、
ＶＣＯの入力電圧が安定化するため、ジッタを大幅に減
少させることができるのである。実際ＣＲマルチバイブ
レーク型のＶＣＯを使って入力周波数１６ＫＨｚ、■Ｃ
Ｏ発振周波数２ＭＨｚのＰＬＬ回路を構成したところ、
従来回路に比べてジッタが１／１０（±１０ｎｓ）に減
少させることができた。さらにロックレンジが数倍に拡
がることが認められた。
減少させる。すなわち抵抗１０は、チャージポンプ出力
２５が高インピーダンスの時は、ボルテージフォロア１
２の入力と出力、ローパスフィルタのノード２１．２５
は同電位となるので、コンデンサ９の電荷がリーク電流
やノイズのために電荷が失われないように補償する。一
方チャージボンブ出力がオンしたときは、ボルテージフ
ォロアの出力２２がチャージポンプ出力によって太き（
変動しない方向に働く。チャージポンプ２の出力がオン
したときは、抵抗１０はローパスフィルタ３の出力電圧
変動を減少させる方向に作用する。すなわちチャージポ
ンプがオンしてからボルテージフォロア４の出力が変化
するまでの時間では、抵抗１０はチャージポンプがオン
する直前の電位をコンデンサ９に帰還するため、ノード
２１の電位が変化しないように作用する。このため抵抗
１０の値をローバスフィルり３やボルテージフォロア４
の基本動作に影響を与えない範囲で最適化してやれば、
ＶＣＯの入力電圧が安定化するため、ジッタを大幅に減
少させることができるのである。実際ＣＲマルチバイブ
レーク型のＶＣＯを使って入力周波数１６ＫＨｚ、■Ｃ
Ｏ発振周波数２ＭＨｚのＰＬＬ回路を構成したところ、
従来回路に比べてジッタが１／１０（±１０ｎｓ）に減
少させることができた。さらにロックレンジが数倍に拡
がることが認められた。
第３図は、本発明がラグリードフィルタに限らず他のル
ープフィルタにも適用できること、また帰還をかける側
のボルテージフォロアは、ＰＬＬ回路のループ外に設け
てループフィルタに帰還をかけても本発明の目的が達成
できることを示したものである０図において、ローパス
フィルタ５は、インバータ１６と抵抗８、コンデンサ９
からなるアクティブフィルタである。第３図では、ロー
パスフィルタ５の出力をＶＣＯの入力としているが、ボ
ルテージフォロアの出力をｖＣＯの入力にするような構
成をとっても本発明の目的を達成できることは言うまで
もない。
ープフィルタにも適用できること、また帰還をかける側
のボルテージフォロアは、ＰＬＬ回路のループ外に設け
てループフィルタに帰還をかけても本発明の目的が達成
できることを示したものである０図において、ローパス
フィルタ５は、インバータ１６と抵抗８、コンデンサ９
からなるアクティブフィルタである。第３図では、ロー
パスフィルタ５の出力をＶＣＯの入力としているが、ボ
ルテージフォロアの出力をｖＣＯの入力にするような構
成をとっても本発明の目的を達成できることは言うまで
もない。
［発明の効果１
以上述べたように本発明によれば、ボルテージフォロア
からローパスフィルタに抵抗−本だけで帰還をかけるこ
とにより、以下の効果を有する。
からローパスフィルタに抵抗−本だけで帰還をかけるこ
とにより、以下の効果を有する。
ａ）ロック時のジッタを大幅に減少させ、安定度の高い
ＰＬＬ回路を実現できる。
ＰＬＬ回路を実現できる。
ｂ）ＰＬＬ回路の安定度とロックアツプ時間は相反する
特性であるが、安定度が高くロックアツプ時間の早いＰ
ＬＬ回路を実現できる。
特性であるが、安定度が高くロックアツプ時間の早いＰ
ＬＬ回路を実現できる。
Ｃ）ロックレンジが広い使いやすいＰＬＬ回路を実現で
きる。
きる。
９・・・・・・コンデンサ
１２・・・・・・演算増幅器
１５．１６・・・インパーク
第１図は本発明のＰＬＬ回路の一実施例を示す図。
第２図は第１図のＰＬＬ回路の動作タイミングを示す図
。 第３図は本発明の他の実施例を示す図。 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 上 柳 雅 誉（他１名）１・・・・
・・位相比較器 ２・・・・・・チャージポンプ ３・・・・・・ループフィルタ（ローパスフィルタ） ４・・・・・・ボルテージフォロア ５・・・・・・電圧制御発振器 ６・・・・・・分周器 ７．８．１０．１１ ・・・・・抵抗体 「知−２，ｆ屓 第 図 ｆ尤−− Ｈｉ−Ｚトー−ｙ−−−−−
。 第３図は本発明の他の実施例を示す図。 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 上 柳 雅 誉（他１名）１・・・・
・・位相比較器 ２・・・・・・チャージポンプ ３・・・・・・ループフィルタ（ローパスフィルタ） ４・・・・・・ボルテージフォロア ５・・・・・・電圧制御発振器 ６・・・・・・分周器 ７．８．１０．１１ ・・・・・抵抗体 「知−２，ｆ屓 第 図 ｆ尤−− Ｈｉ−Ｚトー−ｙ−−−−−
Claims (1)
- 【特許請求の範囲】 入力信号と電圧制御発振器を源とする比較入力との位相
差を位相比較器で検出し、その検出情報によりチャージ
ポンプ出力を開閉して電圧変換し、ループフィルタを通
じて前記電圧制御発振器に供給して、その発振周波数を
制御するようにしたＰＬＬ回路において、以下の構成か
らなることを特徴とするＰＬＬ回路。 ａ）抵抗とキャパシタンスからなる時定数回路を有する
前記ループフィルタの出力電圧を入力とする電圧バッフ
ァ手段。 ｂ）前記電圧バッファ手段の出力を前記ループフィルタ
のキャパシタンスと抵抗の接続点に与える帰還手段。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63219117A JP2759976B2 (ja) | 1988-09-01 | 1988-09-01 | Ｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63219117A JP2759976B2 (ja) | 1988-09-01 | 1988-09-01 | Ｐｌｌ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0267008A true JPH0267008A (ja) | 1990-03-07 |
| JP2759976B2 JP2759976B2 (ja) | 1998-05-28 |
Family
ID=16730512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63219117A Expired - Lifetime JP2759976B2 (ja) | 1988-09-01 | 1988-09-01 | Ｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2759976B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993003545A1 (fr) * | 1991-08-06 | 1993-02-18 | Seiko Epson Corporation | Circuit syncrhonisateur de phase |
| JP2007536840A (ja) * | 2004-05-04 | 2007-12-13 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | 干渉に堅固な水晶発振器用バッファ |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5649498B2 (ja) | 2011-04-01 | 2015-01-07 | 株式会社ブリヂストン | 変性共役ジエン系重合体、ゴム組成物及びタイヤ |
-
1988
- 1988-09-01 JP JP63219117A patent/JP2759976B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993003545A1 (fr) * | 1991-08-06 | 1993-02-18 | Seiko Epson Corporation | Circuit syncrhonisateur de phase |
| US5319320A (en) * | 1991-08-06 | 1994-06-07 | Seiko Epson Corporation | Phase-locked loop having frequency and phase control current pumps |
| JP2007536840A (ja) * | 2004-05-04 | 2007-12-13 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | 干渉に堅固な水晶発振器用バッファ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2759976B2 (ja) | 1998-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5789947A (en) | Phase comparator | |
| KR100696756B1 (ko) | 스퍼 제거를 가능하게 하는 직접 디지털 주파수 합성 | |
| US4007429A (en) | Phase-locked loop having a switched lowpass filter | |
| JP4216393B2 (ja) | 位相検出装置 | |
| EP0614283B1 (en) | Phase lock loop circuit using a sample and hold switch circuit | |
| KR101252048B1 (ko) | 자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프 | |
| WO2001001577A8 (en) | Adjustable bandwidth phase locked loop with fast settling time | |
| CN1980064A (zh) | 锁相环指示器 | |
| US4750193A (en) | Phase-locked data detector | |
| JP3440050B2 (ja) | 高速ロックによる遅延ロックループ回路の妨害なしの初期化用回路装置 | |
| JPH0267008A (ja) | Ｐｌｌ回路 | |
| JP2858023B2 (ja) | サンプル・ホールド位相検波器及びその制御方法 | |
| TW202223585A (zh) | 片上系統裝置、擴頻時脈生成器及其離散時間迴路濾波方法 | |
| JPH06276090A (ja) | Ｐｌｌ回路 | |
| KR100499276B1 (ko) | 빠른 락시간을 가지는 디글리치 회로를 사용한 적응대역폭 위상 고정 루프 | |
| JPS61191122A (ja) | 位相同期回路 | |
| JPH0294803A (ja) | 発振回路 | |
| US7382848B2 (en) | First order tuning circuit for a phase-locked loop | |
| JP3008938B1 (ja) | Ｐｌｌ回路 | |
| JPS5938759Y2 (ja) | 位相同期回路 | |
| KR20060058910A (ko) | 듀티 보정회로 | |
| JPS6010459B2 (ja) | Ｐｌｌ回路のロ−パスフイルタ | |
| JPS63240215A (ja) | Ｐｌｌ回路 | |
| JPS62286319A (ja) | 位相同期回路 | |
| JPS6226607B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080320 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 11 |