JPH0267288U - - Google Patents
Info
- Publication number
- JPH0267288U JPH0267288U JP14611488U JP14611488U JPH0267288U JP H0267288 U JPH0267288 U JP H0267288U JP 14611488 U JP14611488 U JP 14611488U JP 14611488 U JP14611488 U JP 14611488U JP H0267288 U JPH0267288 U JP H0267288U
- Authority
- JP
- Japan
- Prior art keywords
- output
- register
- adder
- comparator
- multiplier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 2
- 230000001934 delay Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Radar Systems Or Details Thereof (AREA)
Description
第１図は本考案の一実施例を示す図、第２図は
本考案の各部の信号を示す図、第３図は従来の信
号検出装置を示す図、第４図は従来の装置の各部
の信号を示す図である。 図中、１，２，３はレジスタ、４，５は加算器
、６は平均値検出器、７，１０は乗算器、８，１
１はコンパレータ、９は最大値検出器、１２はセ
レクタ、Ｘ０〜Ｘ８は各部の信号である。なお、
図中同一あるいは相当部分は同一符号を付して示
してある。
本考案の各部の信号を示す図、第３図は従来の信
号検出装置を示す図、第４図は従来の装置の各部
の信号を示す図である。 図中、１，２，３はレジスタ、４，５は加算器
、６は平均値検出器、７，１０は乗算器、８，１
１はコンパレータ、９は最大値検出器、１２はセ
レクタ、Ｘ０〜Ｘ８は各部の信号である。なお、
図中同一あるいは相当部分は同一符号を付して示
してある。
Claims (1)
- 入力信号を連続的に遅延するＮ段の第１のレジ
スタと、前記第１のレジスタの出力を１段遅延す
る第２のレジスタと、前記第２のレジスタの出力
を連続的に遅延するＮ段の第３のレジスタと、前
記第１のレジスタのＮ個の出力を加算する第１の
加算器と、前記第３のレジスタのＮ個の出力を加
算する第２の加算器と、前記第１の加算器の出力
と、前記第２の加算器の出力の平均値を算出する
平均値算出器と、前記第１の加算器の出力と、前
記第２の加算器の出力の最大値を算出する最大値
検出器と、前記平均値算出器の出力と係数Ｋを乗
算する第１の乗算器と、前記最大値検出器の出力
と係数Ｋとを乗算する第２の乗算器と、前記第２
のレジスタの出力と、前記第１の乗算器の出力を
比較する第１のコンパレータと、前記第２のレジ
スタの出力と、前記第２の乗算器の出力を比較す
る第２のコンパレータと、前記第１のコンパレー
タの出力と、前記第２のコンパレータの出力を切
換えるセレクタを備えたことを特徴とする信号検
出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14611488U JPH0267288U (ja) | 1988-11-09 | 1988-11-09 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14611488U JPH0267288U (ja) | 1988-11-09 | 1988-11-09 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0267288U true JPH0267288U (ja) | 1990-05-22 |
Family
ID=31415302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14611488U Pending JPH0267288U (ja) | 1988-11-09 | 1988-11-09 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0267288U (ja) |
-
1988
- 1988-11-09 JP JP14611488U patent/JPH0267288U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2001063398A3 (en) | Digital signal processor with coupled multiply-accumulate units | |
| CA2230108A1 (en) | An apparatus for performing multiply-add operations on packed data | |
| EP0889416A3 (en) | Digital signal processor architecture optimized for performing fast fourier transforms | |
| JPS6415187U (ja) | ||
| JPS63200783U (ja) | ||
| JPS6421382U (ja) | ||
| JPS642185U (ja) | ||
| JPS6415186U (ja) | ||
| JPS63200782U (ja) | ||
| JPS62203485U (ja) | ||
| JPS62203484U (ja) | ||
| JPS62184476U (ja) | ||
| RU95118835A (ru) | Устройство для определения угла | |
| JPH0299368U (ja) | ||
| JPS6442482U (ja) | ||
| JPH0445983U (ja) | ||
| JPS6446863U (ja) | ||
| JPS585142U (ja) | アナログ演算回路 | |
| JPS62169571U (ja) | ||
| JPH02150587U (ja) | ||
| JPS63163026U (ja) | ||
| JPH0424134U (ja) | ||
| RU98103436A (ru) | Устройство слежения за координатами цели | |
| JPH0299379U (ja) | ||
| JPH0464828U (ja) |