JPH0445983U - - Google Patents
Info
- Publication number
- JPH0445983U JPH0445983U JP8763390U JP8763390U JPH0445983U JP H0445983 U JPH0445983 U JP H0445983U JP 8763390 U JP8763390 U JP 8763390U JP 8763390 U JP8763390 U JP 8763390U JP H0445983 U JPH0445983 U JP H0445983U
- Authority
- JP
- Japan
- Prior art keywords
- phase
- target
- outputs
- correction coefficient
- phase correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims description 9
- 230000001427 coherent effect Effects 0.000 claims description 6
- 230000006870 function Effects 0.000 claims description 4
- 230000010354 integration Effects 0.000 claims 3
- 238000001514 detection method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
Landscapes
- Radar Systems Or Details Thereof (AREA)
Description
第１図は本考案の一実施例を示す構成図、第２
図は本考案の他の実施例を示す構成図、第３図は
位相量変換器の詳細な構成図、第４図は本考案の
さらに他の実施例を示す構成図、第５図は位相量
検出器の詳細な構成図、第６図は本考案のさらに
他の実施例を示す構成図、第７図は従来のパルス
ドツプラフイルタの構成図、第８図は従来の移動
目標指示装置の構成図、第９図は従来のレーダ信
号処理装置の構成図であり、図において１ａ，１
ｂ，１ｃ，１ｄは１ＰＲＩの遅延メモリ、２ａ，
２ｂ，２ｃ，２ｄは乗算器、３ａ，３ｂ，３ｃ，
３ｄは加算器、４ａ，４ｂ，４ｃ，４ｄはセレク
タ、５ａ，５ｂ，５ｃ，５ｄ５ｅ，５ｆ，５ｇ，
５ｈ，５ｉ，５ｊ，５ｋ，５ｌはコヒーレント積
分器、６ａ，６ｂ，は追尾プロセツサ、７は位相
量変換、１２は位相量検出器、１３はセレクタ、
１８ａ，１８ｂ，１８ｃは乗算器、２７ａ，２７
ｂ，２７ｃはウエイテイング関数メモリー、１９
は入力バツフアメモリ２０はバタフライ演算器、
２１は演算メモリ、２４ａ，２４ｂ，２４ｃはデ
イジタルフイルタ、２５はＭＴＩ、２６はパルス
ドツプラフイルタである。なお、各図中同一符号
は同一または相当部分を示す。
図は本考案の他の実施例を示す構成図、第３図は
位相量変換器の詳細な構成図、第４図は本考案の
さらに他の実施例を示す構成図、第５図は位相量
検出器の詳細な構成図、第６図は本考案のさらに
他の実施例を示す構成図、第７図は従来のパルス
ドツプラフイルタの構成図、第８図は従来の移動
目標指示装置の構成図、第９図は従来のレーダ信
号処理装置の構成図であり、図において１ａ，１
ｂ，１ｃ，１ｄは１ＰＲＩの遅延メモリ、２ａ，
２ｂ，２ｃ，２ｄは乗算器、３ａ，３ｂ，３ｃ，
３ｄは加算器、４ａ，４ｂ，４ｃ，４ｄはセレク
タ、５ａ，５ｂ，５ｃ，５ｄ５ｅ，５ｆ，５ｇ，
５ｈ，５ｉ，５ｊ，５ｋ，５ｌはコヒーレント積
分器、６ａ，６ｂ，は追尾プロセツサ、７は位相
量変換、１２は位相量検出器、１３はセレクタ、
１８ａ，１８ｂ，１８ｃは乗算器、２７ａ，２７
ｂ，２７ｃはウエイテイング関数メモリー、１９
は入力バツフアメモリ２０はバタフライ演算器、
２１は演算メモリ、２４ａ，２４ｂ，２４ｃはデ
イジタルフイルタ、２５はＭＴＩ、２６はパルス
ドツプラフイルタである。なお、各図中同一符号
は同一または相当部分を示す。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 位相検波後Ａ／Ｄ変換された１ＰＲＩ（パ
ルス繰り返し周期）の受信信号を入力し、１ＰＲ
Ｉ間遅延して出力するメモリー、位相補正係数と
して、目標のドツプラ周波数に対応した位相量ま
たは“−１”を供給する手段、前記メモリーの出
力データに前記位相補正係数を掛け位相補正を行
なう乗算器、この乗算器出力に受信信号を加算す
ることによつてコヒーレント積分を行ない積分結
果を出力する加算器、この加算器出力と前記乗算
器出力のいずれか一方のデータを選択し出力する
セレクタ、以上のメモリー、乗算器、加算器、セ
レクタから構成されるコヒーレント積分器と、こ
のコヒーレント積分器に直列接続された１個以上
のコヒーレント積分器とを備えたことを特徴とす
るレーダ信号処理装置。 (2) 前記位相補正係数を供給する手段として、
目標情報を入力し、目標の速度を予測して出力す
る追尾プロセツサと、この予測速度を目標のドツ
プラ周波数に対応した位相量を変換する位相量変
換器とを備えたことを特徴とする実用新案登録請
求の範囲第(1)項記載のレーダ信号処理装置。 (3) 前記位相補正係数を供給する手段として、
目標情報を入力し、目標の位置を予測して出力す
る追尾プロセツサと、この予測位置の複数ＰＲＩ
の受信信号を処理することによつて、目標のドツ
プラ周波数に対応した位相量を検出する位相量検
出器とを備えたことを特徴とする実用新案登録請
求の範囲第(1)項記載のレーダ信号処理装置。 (4) 前記位相補正係数にウエイテイングを行な
いコヒーレント積分時のサイドローブ抑圧行なう
手段として、ウエイテイング関数を記憶したウエ
イテイング関数メモリーと、目標のドツプラ周波
数に対応した位相量にウエイテイング関数メモリ
ー出力を掛け合わせる乗算器とを備えたことを特
徴とする実用新案登録請求の範囲第(1)項記載の
レーダ信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8763390U JPH0445983U (ja) | 1990-08-22 | 1990-08-22 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8763390U JPH0445983U (ja) | 1990-08-22 | 1990-08-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0445983U true JPH0445983U (ja) | 1992-04-20 |
Family
ID=31820146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8763390U Pending JPH0445983U (ja) | 1990-08-22 | 1990-08-22 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0445983U (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006258786A (ja) * | 2005-02-15 | 2006-09-28 | Mitsubishi Electric Corp | レーダ装置 |
| JP2010281689A (ja) * | 2009-06-04 | 2010-12-16 | Toshiba Corp | レーダ装置及びレーダ信号処理方法 |
| JP2011133406A (ja) * | 2009-12-25 | 2011-07-07 | Denso It Laboratory Inc | 観測信号処理装置 |
-
1990
- 1990-08-22 JP JP8763390U patent/JPH0445983U/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006258786A (ja) * | 2005-02-15 | 2006-09-28 | Mitsubishi Electric Corp | レーダ装置 |
| JP2010281689A (ja) * | 2009-06-04 | 2010-12-16 | Toshiba Corp | レーダ装置及びレーダ信号処理方法 |
| JP2011133406A (ja) * | 2009-12-25 | 2011-07-07 | Denso It Laboratory Inc | 観測信号処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5249578A (en) | Ultrasound imaging system using finite impulse response digital clutter filter with forward and reverse coefficients | |
| CN109073746B (zh) | 雷达硬件加速器 | |
| TWI643601B (zh) | 超音波成像壓縮方法和設備 | |
| JPH06235763A (ja) | レーダ装置 | |
| US4486850A (en) | Incremental digital filter | |
| US4984188A (en) | Digital signal processing device for calculating real and imaginary parts of an input signal | |
| JPH06294864A (ja) | レーダ装置 | |
| TWI894668B (zh) | 飛時測距系統以及飛時測距方法 | |
| CN119959946A (zh) | 基于调度加速的高效bp成像方法 | |
| Saad et al. | FPGA-based radar signal processing for automotive driver assistance system | |
| JPH0351388U (ja) | ||
| CN102654574B (zh) | 基于fpga的多普勒中心估计方法 | |
| RU97119684A (ru) | Подвижный пеленгатор | |
| JPS62132186A (ja) | レ−ダ信号処理装置 | |
| Petrović et al. | A Hardware Generator of Two-Dimensional Cell-Averaging Constant False Alarm Rate Processors | |
| US5168456A (en) | Incremental frequency domain correlator | |
| JP2923030B2 (ja) | スムージング回路 | |
| RU2052835C1 (ru) | Линейное адаптивное устройство обработки данных | |
| JP2529229B2 (ja) | コサイン変換装置 | |
| JP2662116B2 (ja) | 時間領域整相装置 | |
| RU2001110215A (ru) | Устройство поиска шумоподобных сигналов | |
| JPH03128478A (ja) | レーダの積分回路 | |
| CN110808935B (zh) | 线性调频信号自相关运算的精确高效实现方法及装置 | |
| SU1136188A1 (ru) | Устройство дл определени математического ожидани | |
| JPH09138273A (ja) | レーダ受信信号処理用ディジタルフィルタ |