JPH0267523A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、液晶表示装置、特に、アクティブ・マトリッ
クス方式で構成される液晶表示装置に適用して有効な技
術に関するものである。

〔従来の技術〕

アクティブ・マトリックス方式の液晶表示装置の液晶表
示部にはマトリックス状に複数の画素を配置している。

各画素は水平方向に延在する複数の走査信号線（ゲート
信号線）とそれと交差する垂直方向に延在する複数の映
像信号ｇ（ドレイン信号線）とで周囲を囲まれた領域内
に配置されている。前記走査信号線の一端部には走査信
号が印加される外部端子が、映像信号線の一端部には映
像信号が印加される外部端子が夫々接続されている。

各外部端子は液晶表示部（画像有効領域）の外周に配列
されている。

前記各画素は薄膜トランジスタ（ＴＰＴ）と透明画素電
極との直列回路で構成されている。薄膜トランジスタは
、透明ガラス基板の表面にゲート電極、ゲート絶縁膜、
半導体層、ソース電極及びドレイン電極を順次積層して
構成されている。ソース電極は透明画素電極に電気的に
接続されている。

ドレイン電極は前記映像信号線と一体に構成され電気的
に接続されている。前記ゲート電極は走査信号線に一体
に構成され電気的に接続されている。

前記薄膜トランジスタのチャネル形成領域として使用さ
れる半導体層上には絶縁膜（パッシベーション膜）を介
在させて遮光膜が設けられている。

この遮光膜は１例えばＣｒ膜やＡＱ膜で形成され、薄膜
トランジスタの誤動作を防止している。

この種の液晶表示装置は前述のように各導電層間に絶縁
膜が設けられている。具体的には、ゲート電極−ソース
領域・ドレイン領域間及び走査信号線−映像信号線間に
同一層の絶縁膜が設けられ、映像信号線−遮光膜間等に
異なる層の絶縁膜が設けられている。これらの絶縁膜は
、前記外部端子の領域を除き、液晶表示部（画像有効領
域）において形成されている。絶縁膜としては例えばス
パッタ法で堆積させた窒化珪素膜を使用し、絶縁膜のパ
ターンニングはフォトリソグラフィ技術（写真蝕刻技術
）で行われている。つまり、フォトリソグラフィ技術は
以下のように前記液晶表示部に絶縁膜を形成することが
できる。まず、絶縁膜の液晶表示部の表面上にフォトレ
ジスト膜でエツチングマスクを形成する。次に、前記エ
ツチングマスクを用い、前記絶縁膜の液晶表示部以外の
部分をエツチングで除去する。

なお、アクティブ・マトリックス方式を採用する液晶表
示装置については１例えば特願昭６２−１１０５０５号
に記載されている。

〔発明が解決しようとする課題〕

前述の液晶表示装置の導電層間に設けられた絶縁膜はフ
ォトレジスト膜で形成されたエツチングマスクを用いて
パターンニングされている。前記フォトレジスト膜はそ
の大半に確率的にピンホールが存在するので、エツチン
グマスクにピンホールが形成されてしまう。このエツチ
ングマスクに形成されたピンホールは、絶縁膜のパター
ンニングの際に絶縁膜にピンホールを形成してしまう。

このため、例えばゲート電極−ソース電極間の絶縁膜に
ピンホールが存在した場合１両者間が短絡するので、液
晶表示装置に特有な点欠陥が生じる。

また、ゲート電極−ドレイン電極間、走査信号線−映像
信号線間の夫々の絶縁膜にピンホールが存在した場合、
液晶表示装置に特有な線欠陥を生じる。また、映像信号
線−遮光膜間の絶縁膜にピンホールが存在した場合、遮
光側のパターンニングの際にピンホールを通して浸透す
るエツチング液で映像信号線が断線する。これらは、液
晶表示装置の製造上の歩留りを低下させる。

本発明の目的は、液晶表示装置の製造上の歩留りを向上
することが可能な技術を提供することにある。

本発明の他の目的は、前記液晶表示装置において、導電
層間の絶縁膜にピンホールが存在することに起因する、
点欠陥又は線欠陥を防止することが可能な技術を提供す
ることにある。

本発明の他の目的は、前記目的を達成するための製造工
程数を低減することが可能な技術を提供することにある
。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。

〔課題を解決するための手段〕

本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。

（１）液晶表示装置において、絶縁膜の一部の領域の表
面上に導電膜及びその導電膜を被覆するレジスト膜でエ
ツチングマスクを形成し、このエツチングマスクを用い
、前記絶縁膜の一部の領域以外の部分をエツチングによ
り除去する。

（２）前記エツチングマスクの下層の導電膜は液晶表示
装置で使用される導電膜と同一製造工程で形成する。

〔作　　用〕

上述した手段（１）によれば、前記エツチングマスクの
導電膜、レジスト膜の夫々に同一位置においてピンホー
ルが発生する確率が極めて低いので、前記絶縁膜のパタ
ーンニング工程でエツチングマスクから絶縁膜にピンホ
ールが転写されることを低減することができる。この結
果、導電層間、特に、液晶表示装置ではゲート電極−ソ
ース電極・ドレイン電極間の短絡、走査信号線−映像信
号線間の短絡、映像信号線の断線等を低減することがで
きるので、液晶表示装置に特有な点欠陥又は線欠陥を低
減し、製造上の歩留りを向上することができる。

前述の手段（２）によれば、エツチングマスクの導電膜
を形成する工程を他の導電膜を形成する工程で兼用する
ことができるので、液晶表示装置の製造工程数を低減す
ることができる。

以下、本発明の構成について、アクティブ・マトリック
ス方式を採用する液晶表示装置に本発明を適用した一実
施例とともに説明する。

なお、実施例を説明するための全図において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。

〔実施例〕

本発明の一実施例である液晶表示装置の液晶表示部及び
外部端子領域を第１図（要部平面図）で示す。また、第
１図の１−１切断線、■−■切断線及びｔｎ−ｍ切断線
で切った断面を第２図で示す。

第１図及び第２図に示すように、液晶表示装置は、１．
１［ｍｍｌ程度の厚さを有する下部透明ガラス基板５Ｕ
ＢＩの内側（液晶側）の表面上に薄膜トランジスタＴＰ
Ｔを有している。薄膜トランジスタＴＰＴは液晶表示部
（画像有効領域）内において配置されている。薄膜トラ
ンジスタＴＰＴは、主に、ゲート電極ＧＴ、絶縁膜ＧＩ
、ｉ型半導体層ＡＳ、ソース電極（又はドレイン電極）
ＳＤＩ、ドレイン電極（又はソース電極）ＳＣ２で構成
されている。

前記ゲート電極ＧＴは例えばスパッタ法で堆積した約１
１００［人］程度の膜厚のＣｒ膜ｇ１で形成されている
。このゲート電極ＧＴは、走査信号線（ゲート信号線又
は水平信号線）ＧＬと同一製造工程（同一導電層）で形
成され、走査信号線ＧＬに一体化されている。走査信号
線ＧＬは例えば前記Ｃｒ膜ｇ１上にＡＱ−３ｉ膜ｇ２を
積層した複合膜で形成されている。Ａ　Ｑ　−Ｓ　ｉ膜
ｇ２は、スパッタ法で堆積し、約１０００［人コ程度の
膜厚で形成する。このＡｎ−８ｉ膜ｇ２は、主に走査信
号線ＧＬの抵抗値を低減し、走査信号の伝達速度を速く
するように構成されている。前記ゲート電極ＧＴは走査
信号線ＯＬのうちの下層のＣｒ１１１ｇ１と一体に構成
されている。走査信号線ＯＬは、第１図に示すように、
水平方向に延在し垂直方向に複数本配置されている。

前記走査信号線ＯＬの少なくとも一端部は液晶表示装置
の液晶表示部の外周部分において外部端子ＧＰに接続さ
れている。この外部端子ＧＰには走査信号が印加される
ように構成されている。外部端子ＧＰは下部透明ガラス
基板５ＵＢＩの表面上にＩＴＯ膜ｃ１及びそれを被覆す
るＣｒ膜ｇ１からなる複合膜で構成されている。Ｃｒ膜
ｇ１は走査信号線ＧＬのＣｒ膜ｇ１と一体に構成されて
いる。外部端子ＧＰの表面は外部装置の端子と電気的に
接続するために露出されている。前記ＩＴ○膜ｃ１は、
スパッタ法で堆積させ、約１０００［人コ程度の膜厚で
形成されている。ＩＴ○膜Ｃ１は画像の透明電極ＩＴ○
１の形成領域において下部透明ガラス基板５ＵＢＩと絶
縁膜ＣＩとの間に形成された補助容量素子Ｃａの一方の
電極であるＩＴＯ膜ｃ１と同一製造工程で形成されてい
る。

この補助容量素子Ｃａについては後述する。

前記絶縁膜ＧＩは、前記外部端子ＧＰ（後述する外部端
子ＤＰも同様に）を除く液晶表示部において、ゲート電
極ＧＴ及び走査信号＠ＧＬの上層に形成されている。絶
縁膜ＧＩは、主に薄膜トランジスタＴＰＴのゲート絶縁
膜、走査信号線ＯＬ−映像信号線ＤＬ間の絶縁分離用絶
縁膜等に使用されている。絶縁膜ＧＩは、例えばプラズ
マＣｖＤ法で堆積させた窒化珪素膜を用い、約３５００
［人］程度の膜厚で形成されている。

ｉ型半導体層ＡＳはゲート絶縁膜ＧＩの上層に島形状で
構成されている。ｉ型半導体層ＡＳは主に薄膜トランジ
スタＴＰＴのチャネル形成領域として使用されている。

ｉ型半導体層Ａｓは、ＣＶＤ法で堆積させた非晶質珪素
膜又は多結晶珪素膜で形成し、約２５００［人］程度の
膜厚で形成されている。

ソース電極ＳＤＩ、ドレイン電極ＳＤ２の夫々はｉ型半
導体層ＡＳ上に夫々離隔して設けられている。ソース電
極ＳＤＩとドレイン電極ＳＤ２とは回路のバイアス極性
が変ると動作上ソースとドレインが入れ替わる。つまり
、薄膜トランジスタＴＰＴは絶縁ゲート型電界効果トラ
ンジスタＦＥＴと同様に双方向性で構成されている。

ソース電極ＳＤＩ、ドレイン電極ＳＤ２の夫々は、例え
ばｉ型半導体層ＡＳに接触する下層側から１図示しない
ざ型半導体層、Ｃｒ１ｌｉｄｌ、ＡＱ１１ｄ２、ＩＴＯ
１ｉｄ３の夫々を順次積層した複合膜で構成されている
。ソース電極ＳＤＩ、　ドレイン電極ＳＤ２の夫々は同
一製造工程で形成されている。ｎ０型半導体層は、非晶
質珪素膜又は多結晶珪素膜で形成され、約５００［人］
程度の膜厚で形成されているｍ　ｎ”型半導体層はｉ型
半導体層ＡＳとＣｒ膜ｄ２との接触抵抗値を低減するよ
うに構成されている。前記Ｃｒ　Ｉｌｌ　ｄ　１は、例
えばスパッタ法で堆積し、約６００［人］程度の膜厚で
形成する。ＡＩ２膜ｄ２は、例えばスパッタ法で堆積し
、約３５００［人コ程度の膜厚で形成する。ＡΩ膜ｄ２
は、主に映像信号線ＤＬの抵抗値を低減し、映像信号の
伝達速度を速くするように構成されている。ＩＴＯ膜ｄ
膜上３例えばスパッタ法で堆積し、約１２００［人］程
度の膜厚で形成する。ＩＴＯ膜ｄ膜上３に透明電極ＩＴ
ＯＩを構成するようになっている。

前記映像信号線ＤＬはソース電極ＳＤ１及びドレイン電
極ＳＤ２と同様にＣｒ１ｌｄｌ、Ａｆｉｌｌｌｄ２、Ｉ
Ｔ○膜ｄ３の夫々を順次積層した複合膜で形成されてい
る。映像信号線ＤＬは、第１図に示すように、走査信号
線ＧＬと交差する垂直方向に延在し水平方向に複数本配
置されている。ドレイン電極ＳＤ２は映像信号線ＤＬと
一体に構成され電気的に接続されている。

前記ソース電極ＳＤＩには１画素毎に設けられた透明電
極（透明画素電極）ＩＴＯｌが接続されている。透明電
極ＩＴＯＩは、ソース電極ＳＤＩのＩＴＯ膜ｄ膜上３体
に構成されたＩＴｏ＠ｄ３で形成されている。透明電極
ＩＴＯ１は液晶表示部の画素電極の一方を構成する。

透明電極ＩＴＯＩは下層側から絶縁膜Ｃ１，絶縁膜ＧＩ
の夫々を介在させてＩＴＯＴＯｌに対向するように設け
られている。この透明電極ＩＴＯ１は補助容量素子Ｃａ
の他方の電極を構成するようになっている。つまり、補
助容量素子Ｃａは、一方の電極をＩ　Ｔ　Ｏｌｌｉ　ｃ
　１　、誘電体膜を絶縁膜ＣＩ及び絶縁膜ＧＩ、他方の
電極を透明電ｌ１ｉＩ　ＴＯｌ　（Ｉ　ＴＯｌｌｄ　３
）の夫々として構成されている。

一方の電極であるＩＴＯＴＯｌは水平方向に延在し垂直
方向に複数本配置されており、垂直方向に配置された各
ＩＴＯ膜ｃ１は液晶表示部の端部において一体に構成さ
れている。このＩＴＯＴＯｌは所定の共通電位が印加さ
れている。補助容量素子Ｃａは画素の透明電極ＩＴＯＩ
に印加される映像信号の保持特性を向上するように構成
されている。

前記映像信号線ＤＬの少なくとも一端部は走査信号線Ｇ
Ｌと同様に液晶表示装置の液晶表示部の外周部分におい
て外部端子ＤＰに接続されている。

この外部端子ＤＰには映像信号が印加されるように構成
されている。外部端子ＤＰは下部透明ガラス基板５ＵＢ
Ｉの表面上にＩＴＯＴＯｌ及びそれを被覆するＣｒｌ！
ｇｌからなる複合膜で構成されている。外部端子ＤＰの
表面は外部装置の端子と電気的に接続するために露出さ
れている。

前記薄１摸トランジスタＴＰＴ及び透明電極ＩｒＯ２上
には保護膜（絶縁膜）ｐｓｖｌが設けられている。保護
膜ｐｓｖｉは、主に薄膜トランジスタＴＰＴを湿気等か
ら保護するために形成されており、透明性が高くしかも
耐湿性の良いものを使用する。また、保護膜ＰＳＶＩは
映像信号線、ソース電極ＳＤＩ、ドレイン電極ＳＤ２の
夫々と遮光膜ＬＳとの間を電気的に分離するように構成
されている。保護膜ＰＳＶＩは外部端子ＧＰ、ＤＰの夫
々を除く液晶表示部内（絶縁膜ＧＩよりも外周）におい
て形成されている。保護膜ＰＳＶＩは、例えばプラズマ
ＣＶＤ法で堆積した酸化珪素膜や窒化珪素膜で形成され
、約１００００［人コ程度の膜厚で形成されている。

薄膜トランジスタＴＦＴ上の保護膜ＰＳＶ１の上部には
外部光がチャネル形成領域として使用されるｉ型半導体
層ＡＳに入射されないように遮光膜ＬＳが設けられてい
る。遮光膜ＬＳは、光に対する遮光性が高い例えばＣｒ
膜、ＡＱ膜等で形成されており、スパッタ法で堆積し１
０００〜４０００［人］程度の膜厚で形成されている。

液晶ＬＣは、下部透明ガラス基板ＳＵＢ　１と上部透明
ガラス基板５ＵＢ２との間に形成された空間内に、液晶
分子の向きを設定する下部配向膜○ＲＩＩ及び上部配向
膜０ＲＩ２に規定され、封入されている。

下部配向膜０ＲＩＩは下部透明ガラス基板５ＵＢｌ側の
保護膜ＰＳＶＩの上部に形成される。

上部透明ガラス基板５ＵＢ２の内側（液晶側）の表面に
は、カラーフィルタＦＩＬ、保護膜ＰＳｖ２、共通透明
電極（共通透明画素電極）ＩｒＯ２及び前記上部配向膜
０ＲＩ２が順次積層して設けられている。

前記共通透明ｉｔ極ＩＴ○２は、下部透明ガラス基板Ｓ
ＵＢ　ｌ側に画素毎に設けられた透明電極■ＴＯ１に対
向し、隣接する他の共通透明電極ＩＴ○２と一体に構成
されている。

カラーフィルタＦＩＬは、アクリル樹脂等の樹脂材料で
形成される染色基材を各画素毎に染料で染め分けること
により形成されている。染料の染め分けはフォトリソグ
ラフィ技術を用いて行っている。

保護膜ＰＳＶ２は、前記カラーフィルタＦＩＬを異なる
色に染め分けた染料が液晶ＬＣに漏れることを防止する
ために設けられている。保護膜ＰＳＶ２は、例えば、ア
クリル樹脂、エポキシ樹脂等の透明樹脂材料で形成され
ている。

この液晶表示装置は、下部透明ガラス基板５ＵＢｌ側、
上部透明ガラス基板５ＵＢ２側の夫々の層を別々に形成
し、その後、上下透明ガラス基板ＳＵＢ　１及び５ＵＢ
２を重ね合せ、両者間に液晶ＬＣを封入することによっ
て組み立てられる。

下部透明ガラス基板５ＵＢ１．上部透明ガラス基板５Ｕ
Ｂ２の夫々の外側の表面には偏光板ＰＯＬが形成されて
いる。

次に、前記液晶表示装置の製造方法について第３図乃至
第７図（各製造工程毎に示す要部断面図）を用いて簡単
に説明する。

まず、下部透明ガラス基板ＳＵＢ　１の内側の表面上の
全面にＩＴ○膜ｃ１を形成する。このＩＴ○膜ｃ１に所
定のパターンニングを施し、液晶表示部（画像有効領域
）において補助容量素子Ｃａの一方の電極及び外部端子
領域において外部端子ＧＰ、ＤＰの夫々の一部を形成す
る。

次に、前記ＩＴＯ［ｃｌ上を覆うように、全面に絶縁膜
ＣＩを堆積させる。この絶縁膜ＣＩは、液晶表示部を除
き、外部端子領域のＩＴＯＩ模Ｃ１が露出するようにエ
ツチングで除去される。

次に、絶縁膜ＣＩ上及び外部端子領域のＩＴ○膜ｃｌり
を含む全面にＣｒ膜ｇ１を堆積させる。

このＣｒ膜ｇ１に所定のパターンニングを施し、液晶表
示部においてはゲート電極ＧＴ及び走査信号線ＯＬの一
部を形成し、外部端子領域においては外部端子ＯＰ、Ｄ
Ｐの夫々を形成する。この工程により、ゲート電極ＧＴ
、外部端子ＧＰ、ＤＰの夫々が完成する。

次に、前記Ｃｒ１１１ｇ１上を含む全面にＡｆｌ−５ｉ
　ＩＩｌ！ｇ　２を堆積し、走査信号線ＯＬ上上昇外Ａ
℃−３ｉｔｉＩｇ　２をエツチングで除去する。この工
程により、走査信号線ＧＬが完成する。

次に、第３図に示すように、ゲート電極ＧＴ、走査信号
線ＧＬ、外部端子ＧＰ、ＤＰの夫々の上部を含む全面に
絶縁膜ＧＩを形成する。絶縁膜Ｇ工は前述のようにスパ
ッタ法で堆積させた窒化珪素膜で形成する。

次に、液晶表示部の各画素の薄膜トランジスタＴＰＴ形
成領域において、絶縁膜ＧＩ上にｉ型半導体層ＡＳを形
成する。

次に、ｉ型半導体層ＡＳ上を含む絶縁膜ＧＩ上の全面に
Ｃｒｌ［ｌｄｌを堆積する。このＣｒ１ｌｌｄｌは、ま
ず、フォトリソグラフィ技術を用い、第４図に示すよう
に、液晶表示部を除き、エツチングで除去される。つま
り、フォトリソグラフィ技術は、Ｃｒ１ｌｉｄｌの表面
上にフォトレジスト膜でエツチングマスクＰＲＩを形成
し、このエツチングマスクＰＲＩを用いてＣｒ膜ｄ１を
エツチングするようになっている。エツチングマスクＰ
ＲＩを形成するフォトレジスト膜としては、例えばポジ
型を使用し、約１．５［μｍ］程度の膜厚で塗布する。

Ｃｒ膜ｄ１のエツチングは硝酸第２セリウムアンモニウ
ム溶液で行う。

次に、前記エツチングマスクＰＲＩを除去した後、再度
、Ｃｒ１ｌｄｌ上にフォトレジスト膜でエツチングマス
クＰＲ２を形成する。このエツチングマスクＰＲ２は、
液晶表示部に形成され、Ｃｒ膜ｄ１を被覆するようにそ
れに比べて大きなサイズで形成されている。エツチング
マスクＰＲ２は例えばＣｒ膜ｄ１に比べて約５〜１０［
μｍ１以上のサイズの差を持って形成されている。エツ
チングマスクＰＲ２とＣｒ膜ｄ１とのサイズの差は、絶
縁膜ＧＩのエツチングの際にＣｒ膜ｄ１にエツチングダ
メージが生じることを低減し、Ｃｒ膜ｄ１の除去性（ウ
ェットエツチング性）を高めるようになっている。

次に、第５図に示すように、前記エツチングマスクＰＲ
２を用い、液晶表示部を除く外部端子領域の絶縁膜ＧＩ
をエツチングで除去する。エツチングは例えばＳＦＧガ
スを使用するドライエツチングで行う。このエツチング
処理は、前記エツチングマスクＰＲ２とその下部のＣｒ
膜ｄ１との複合膜を実質的なエツチングマスクとしてい
る・つまり、複合膜で形成されたエツチングマスクは、
同一位置においてピンホールが存在する確率が極めて小
さい。したがって、絶縁膜ＧＩのエツチングの際に、エ
ツチングマスクに存在するピンホールが絶縁膜ＧＩに転
写されることを低減することができる。

このように、液晶表示装置において、絶縁膜Ｇ工の液晶
表示部の表面上にＣｒ１ｌｉｄｌ及びそれを被覆するエ
ツチングマスクＰＲ２でエツチングマスクを形成し、こ
のエツチングマスクを用い、前記絶縁膜ＧＩの外部端子
領域をエツチングで除去することにより、前記エツチン
グマスクのＣｒ膜ｄ１、エツチングマスクＰＲ２の夫々
に同一位置においてピンホールが発生する確率が極めて
低いので、前記絶縁膜ＧＩのパターンニング工程でエツ
チングマスクから絶縁膜ＧＩにピンホールが転写される
ことを低減することができる。この結果。

導電層間、特に、ゲート電極ａｔ−ソース電極ＳＤトド
レイン電極ＳＤ２間の短絡、走査信号線ＧＬ−映像信号
線ＤＬ間の短絡等を低減することができるので、液晶表
示装置に特有な点欠陥又は線欠陥を低減し、製造上の歩
留りを向上することができる。

また、前記エツチングマスクの下層のＣｒＷ、ｄｌは液
晶表示装置で使用される導電膜つまりソース電極ＳＤＩ
、ドレイン電極ＳＤ２．映像信号線ＤＬの夫々のＣｒ膜
ｄ１を形成する工程と同一製造工程で形成することによ
り、エツチングマスクのＣｒ１ｌｉｉｄｌを形成する工
程を他の導電膜を形成する工程で兼用することができる
ので、液晶表示装置の製造工程数を低減することができ
る。

前記絶縁膜ＧＩをパターンニングする工程の後に、前記
エツチングマスクＰＲ２を除去する。そして、第６図に
示すように、Ｃｒ膜ｄり上に再度フォトレジスト膜でエ
ツチングマスクＰＲ３を形成し、液晶表示部のＣｒ１ｌ
ｌｄｌに所定のパターンニングを施す。このパターンニ
ングにより、ソース電極ＳＤＩ、ドレイン電極ＳＤ２．
映像信号線ＤＬの夫々のＣｒ１ｌｌｄｌを形成すること
ができる。

次に、前記Ｃｒ膜ｄ１上にＡ２膜ｄ２を堆積し。

このＡ１１１［ｄ２に所定のパターンニングを施す。

この後、ＡＲ膜ｄ２上にＩＴＯ膜ｄ膜製３積し。

このＩＴＯ膜ｄ膜製３定のパターンニングを施すことに
より、ソース電ＦｉＳ　Ｄ　１　、　　ドレイン電極Ｓ
Ｄ２、映像信号線ＤＬ、透明電極ＩＴＯＩの夫々を形成
することができる。また、この工程により、薄膜トラン
ジスタＴＰＴ、補助容量素子Ｃａの夫々も完成させるこ
とができる。

次に、液晶表示部及び外部端子領域を含む全面に保護膜
ｐｓｖｉを堆積する。そして、液晶表示部の画素の薄膜
トランジスタＴＰＴ形成領域において、保護膜ＰＳＶｉ
上に遮光膜ＬＳを形成する。

次に、前記遮光膜ＬＳを含む保護膜ＰＳＶＩの全面にフ
ォトレジスト膜でエツチングマスクＰＲ４を形成する。

この後、エツチングマスクＰ　Ｒ４を用い、第７図に示
すように、液晶表示部を除く外部端子領域において、保
護膜ＰＳＶＩをエツチングで除去する。このエツチング
に際しては、前述のように、遮光膜ＬＳとエツチングマ
スクＰＲ４とで実質的なエツチングマスクを形成してい
るので、遮光膜ＬＳ下の保護膜ＰＳＶＩにエツチングマ
スクのピンホールが転写されることがない。

つまり、保護膜ＰＳＶＩにはピンホールが転写されず、
しかも保護膜ＰＳＶＩのパターンユング工程前に遮光膜
ＬＳをパターンニングしているので、遮光膜ＬＳのパタ
ーンニングの際に保護膜ＰＳ■１に転写されたピンホー
ルを通して映像信号線ＤＬ等がエツチングされない。こ
の結果、映像信号線ＤＬ等の断線を防止し、液晶表示装
置の製造上の歩留りを向上することができる。

この後、下部配向膜０ＲＩＩ、そして、上部透明ガラス
基板５ＵＢ２側の各層を形成し、液晶ＬＣを封入するこ
とによって、前記第１図及び第２図に示す本実施例の液
晶表示装置は完成する。

以上、本発明者によってなさ才した発明を、前記実施例
に基づき具体的に説明したが、本発明は、前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲に
おいて種々変更可能であることは勿論である。

例えば、本発明は、前記補助容量素子Ｃａの一方の電極
であるＩＴＯ膜Ｃ１とその上層の導電膜との間の絶縁膜
ＣＩのパターンニング工程に適用することができる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。

液晶表示装置の製造上の歩留りを向上することができる
。

また、前記液晶表示装置の製造工程数を低減することが
できる。

【図面の簡単な説明】

第１図は１本発明の一実施例である液晶表示装置の液晶
表示部及び外部端子領域を示す要部平面図。 第２図は、前記第１図の１−１切断線、■−■切断線及
びｍ−ａｔ切断線で切った断面図、第３図乃至第７図は
、前記液晶表示装置の各製造工程毎に示す要部断面図で
ある。 図中、ＳＵＢ・・・透明ガラス基板、ＯＬ・・・走査信
号線、ＤＬ・・・映像信号線、ＧＩ・・・絶縁膜、ＧＴ
・・・ゲート電極、ＡＳ・・・１型半導体層、ＳＤＩ・
・・ソース電極、ＳＤ２・・・ドレイン電極、ＰＳｖ・
・・保護膜、ＬＳ・・・遮光膜、ＬＣ・・・液晶、ＴＰ
Ｔ・・・薄膜トランジスタ、ＧＰ、ＤＰ・・・外部端子
、ｃｌ、ｄ３・・・工Ｔ　ＯＩＩＪ、ｇｌ、ｄｉ−Ｏｒ
膜、ｇ２．ｄ２−ＡＱ膜、ＰＲ１〜４・・・エツチング
マスクである。 代理人　弁理士　小川勝馬７５．。 、すＩ

Claims (1)

1. 【特許請求の範囲】 １、異なる導電層間に形成された絶縁膜をフォトリソグ
   ラフィ技術で所定の形状にパターンニングする液晶表示
   装置の製造方法において、前記絶縁膜の一部の領域の表
   面上に導電膜及びその導電膜を被覆するレジスト膜でエ
   ッチングマスクを形成する工程と、該エッチングマスク
   を用い、前記絶縁膜の一部の領域以外の部分をエッチン
   グにより除去する工程とを備えたことを特徴とする液晶
   表示装置の製造方法。 ２、前記絶縁膜は、ゲート電極とソース電極及びドレイ
   ン電極との間のゲート絶縁膜、走査信号線と映像信号線
   との間の絶縁膜、映像信号線と遮光膜との間の絶縁膜等
   であることを特徴とする特許請求の範囲第１項に記載の
   液晶表示装置の製造方法。 ３、前記エッチングマスクのうちの下層の導電膜は、映
   像信号線、ゲート電極、映像信号線、ソース電極、ドレ
   イン電極或は遮光膜で形成されているか、又はそれらい
   ずれかの導電膜と同一工程で形成されていることを特徴
   とする特許請求の範囲第１項又は第２項に記載の液晶表
   示装置の製造方法。 ４、前記エッチングマスクのうちの下層の導電膜は上層
   のレジスト膜に比べて小さいサイズで形成されているこ
   とを特徴とする特許請求の範囲第１項乃至第３項に記載
   の液晶表示装置の製造方法。