JPH0455824A

JPH0455824A - 液晶素子及びその製造法

Info

Publication number: JPH0455824A
Application number: JP2167228A
Authority: JP
Inventors: Kenji Nakao; 健次中尾; Hisahide Wakita; 尚英脇田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1990-06-25
Filing date: 1990-06-25
Publication date: 1992-02-24

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は表示装置等に利用される液晶素子及びその製造
法に関するものである。

従来の技術薄膜化された強誘電性液晶は第６図のようないくつかの
限られた状態が安定になる。同図においては６０は液晶
分子、６１はコーン、６２は上基板、６３は下基板であ
る。第６図（ａ）、　（ｂ）は液晶分子の方向がほぼ揃
った状態で、この時分子の持つ自発分極は基板法線上方
向または下方向に向いている。第６図（Ｃ）は液晶分子
が基板法線方向でねしれた状態をとっており、このねじ
れ方向が逆回りの状態も存在する。配向膜の種類によっ
て基板上の液晶分子の傾き角度や液晶層の折れ曲がり方
によって第６図と異なる場合もあるが基本的にはこの模
式図で液晶分子の安定状態を表わせる。第７図（ａ）、
　（ｂ）、　（Ｃ）はそれぞれ第６図（ａ）、　（ｂ）
、　（Ｃ）の液晶を上基板から見た平面図である。同図
において７０は自発分極の向き、７１は偏光子、７２は
検光子、７３は上基板付近の液晶分子、７４は下基板付
近の液晶分子である。直交させた偏光子７１゜７２の間
に液晶セルを挟むと、第７図（ａ）、但）のような−様
な状態を用いて、明暗を付けることができる。第７図（
Ｃ）のような液晶分子がねじれた構造をもつ状態では灰
色の表示となる。薄膜化された強誘電性液晶パネルはこ
のような安定化状態を持ち、かつこれらの状態間の遷移
は印加電圧と透過光量の特性は急峻なしきい値特性を示
す、このため、薄膜トランジスタのような非線形素子を
各絵素に設けることなく、電極のみの構成である単純マ
トリックス構成だけで大容量で高コントラストの表示を
得ることができる。

しかしながら強誘電性液晶は第７図のように限られた安
定状態しか止れないので多階調を寛現するのは極めて困
難である。第７図（Ｃ）の状態の灰色表示になる状態は
、第７図（ａ）から第７図（ｂ）の状態に変わる途中の
わずかな電圧範囲でしか安定でないため、液晶パネルの
均一性が極めて高くないと均一な中間調表示は難しい。

したがって、通常は強誘電性液晶素子は基本的には２値
表示を用い、複数の絵素や複数回の走査によって階調を
出している（例えば、ティー、レルー、エフ、バウム他
：１９８８インターナショナルデイスプレィリサーチコ
ンファレンス予稿集、１１１頁から１１３頁（ｉ、ｌｅ
＋ｒ□（Ｈ，ｐ、［ｌＨＨ，ｅｊ、ａｌ、：１９８８１
ＮＴＥＲＮＡＴ４ＯＮＡＬＤＩＳＰＬＡＹ　ＲＥＳＥＡ
ＣＨＣ０ＮＦＥＲＥＮＣＥ、　ｐＨｌ〜１１３　）　）
　。

このとき、各画素を形成する走査電極、信号電極にはそ
れぞれ１つずつ駆動回路が必要となる。

また駆動回路数の増加なしに階調表示を実現する方法も
いくつか提案されている。１絵素内で液晶層の厚みを変
えた領域を設けることで液晶応答のしきい値に変化をも
たせる方法（例えば岩井他、第１３回液晶討論会講演予
稿集　１３８頁から１３９頁）や、抵抗素子を介して接
地電位と電圧分割することで中間的な電圧を補助電極に
印加する方法などである。特に抵抗素子を介して接地電
位と電圧分割する方法には、電圧源に接続される主電極
と補助電極を５（１０Ωの抵抗で結合し、補助電極と接
地電位を５（１０オームの抵抗で接続する実施例が報告
されている（特開昭６３−３１６０２４号公報）、シか
しこの方式では消費電力が極めて大きく、また補助電極
上の液晶の安定性が悪いといった問題点がある。大きな
消費電力は、多くの駆動法の場合、走査信号側、信号電
極側のどちらにおいても、はとんど常に正あるいは負の
ある電位が印加されており、この方式ではほとんど常に
抵抗を通じてかなりの電流が流れることに起因する。

また補助電極上の液晶の安定性の低下は、補助電極が低
抵抗によって接地されているため非選択パルスに敏感に
応答し、メモリ状態の安定性が悪くなっているためと考
えられる。

発明が解決しようとする課題このように強誘電性液晶素子では安定した中間調表示は
難しく、また素子全面で均一に、かつ低消費電力で実現
することは困難であった０本発明は上記課題を解決する
もので、低消費電力で安定した中間調表示ができ、かつ
容易に形成できる強誘電性液晶素子を提供することを目
的としている。

課題を解決するための手段上記課題を解決するために本発明の液晶素子は、対向面
に導電体による複数の電極を有し、マトリックス状の絵
素を形成する一対の基板間に液晶材料を挟持し、少なく
とも一方の前記基板が有する前記電極を１本ごと（ｎは
２以上の整数）に結合素子によって電気的に接続し、い
ずれの電極も固定電位に接続されないことを特徴とした
ものである。

作用走査電極回路に、基板上のある電極（主電極）Ｙｌが直
接接続されており、その対向基板上の電極群Ｘ１〜Ｘｎ
は信号電極回路に接続されているとする。この時の主電
極と信号電極間の等価回路はコンデンサと抵抗の並列回
路となることが知られているが、この抵抗値は十分大き
いために無視することができる。すなわち主電極と信号
電極間の等価回路はコンデンサＣ１のみとなる。

前記主電極Ｙ１と、その主電極Ｙ１に隣接する電極（補
助電極）Ｙ２を電気的素子で結合し、この補助電極Ｙ２
は走査電極回路には直接接続していないものとすると、
走査電極から補助電極を経由して信号電極に至る等価回
路は液晶パネルのコンデンサと、結合素子との直列結合
となる。

ここで結合素子が抵抗体の場合を考える。このとき走査
電極から補助電極Ｙ２を経由して信号電極に至る等価回
路は、抵抗Ｒ１とコンデンサＣＩの直列回路となる。結
合素子の抵抗値をＲ１とし、走査電極と信号電極間にス
テップ状に変化するパルス電圧を印加すると、補助電極
に与えられる電位は、ＣＩ、Ｒ１によって決定されるＣ
Ｒ時定数を持つ充電波形に従って増加する。このパルス
値が十分に小さい場合にはコンデンサを十分充電してい
ない状態であるために、補助電極には主１ｉ掻に比べ十
分少さな電圧が印加される。

また結合素子がコンデンサＣ２である場合には、走査電
極から補助電極を経由して信号１ｉｉ８ｉｉに至る等価
回路は２つのコンデンサＣ２，ＣＩの直列接続となり、
補助電極の電位は走査電極と信号電極間の電圧をＣ２，
ＣＩの容量の逆数によって電圧分割され、補助電極には
主電極に比べ十分少さな電圧が印加される。

以上のように主電極と補助電極を適当な結合素子で電気
的に接続すれば、補助電極には主電極に比べ比較的小さ
な電位が与えられ、信号のパルス幅や信号電圧を適当に
変化させることで、主電極上の画素と補助電極上の画素
の組合せの組合せにより中間調表示が実現できる。また
結合素子で接続する補助電極の数を増やすことでさらに
多くの階調数を実現することが可能である。

実施例以下本発明の一実施例の液晶素子上その製造法について
、図面を参照しながら説明する。

実施例１第１図は本発明の一実施例を示す液晶素子の平面図であ
る。液晶パネル１ば上基板２と下基板３に挟まれた液晶
層から成る。この上基板２．下基板３にはそれぞれ電極
パターンを形成した導電性薄膜を有し、上基ｖｉ２上に
は列電極４８〜４ｄを設け、同様に、下基板３上には行
事電極５ａ〜５ｄと行補助電極６ａ〜６ｄを設ける。こ
れらの主電極、補助電極間は結合素子７ａ〜７ｄによっ
て電気的に接続されている。第２図は第１図の液晶パネ
ル１の断面図である０行電極及び列電極上には絶縁破壊
防止用の誘電体薄膜２０．２１を設け、さらにその上に
ＳｉＯを斜方蒸着して形成した配向膜２２，２３を設け
ている。配向膜２２，２３の間にカイラルスメクチック
Ｃ相を示すエステル系の強誘電性液晶２４を挟んでいる
０行主電極は走査電極出力回路に列電極は信号電圧出力
回路に接続されている。

第１の実施例においては結合素子は抵抗体とした。この
抵抗素子は、抵抗体をスクリーン印刷によって塗布し、
焼成して抵抗を形成したものと、抵抗体をフィルム上か
ら転写することにより形成したものを用いたが同様の結
果が得られた。また電極を形成する導電性薄膜はそれ自
体を細くエッチングすると抵抗体として働くため、電極
パターンを形成する過程において、抵抗体をエツチング
手法で同時に形成したものも試みたが、この手法におい
ても同様の結果が得られた。またフレキシブル基板上に
抵抗素子を形成した場合にも、プリント基板上に形成し
た場合にも同様の結果が得られた。本実施例においては
抵抗値は約１０にΩとした。

第３図は本実施例に用いた駆動波形の一例である０本実
施例では休止位相付きの４パルス法を用いたが、これ以
外にも通常の２パルス法、４パルス法でも同様に階調表
示ができた０本実施例においては主電極１本に対して補
助電極を１本としたため、実現できる階調数は３値であ
る。そこで列電極４ａ、４ｂ、４ｃにそれぞれ第３図（
ａ）、　（ｂ）。

（Ｃ）の３（！の信号波形を印加し、社主電極５Ｃには
第３図（ｄ）の走査信号波形を印加した。同図ｆａ）、
　（ｂ）（Ｃ）の波形はそれぞれオン、グレイ、オフを
書き込む信号波形であり、グレイの信号波形はちょうど
オンとオフの中間の電位となっている。また社主電極に
印加される走査波形は同図（ｄ）に示される選択期間り
で電極上の社主電極５ｃ、行補助電極６ｃ上の液晶の書
き込みを行う、このとき各絵素の液晶層に印加される電
圧は信号電圧第３図（ａ）。

Φ）、　（Ｃ）と走査電圧同図（ｄ）の差となる。これ
を第４図に示す。主電極５ｃと列電極４ａ、４ｂ、４ｃ
間に印加される電圧パルスの波形はそれぞれ第４図（ａ
）、　（ｂ）、　（Ｃ）である、それに対し主電極５Ｃ
に抵抗体で接続される補助電極６ｃと列電極４ａ。

４ｂ、４ｃ間に印加される電圧パルスの波形はそれぞれ
第４図（田、　（ｅ）、　（ｆ）となる９本駆動法では
書き込みパルスは４つのパルスで構成され、前半の２つ
は絵素のリセットを行い、後半の２つが絵素の書き込み
を行う、よって後半のパルスの高さが液晶の応答しきい
値を越えるときに液晶の書き込みが行われる。液晶の応
答しきい値は同図Ｖｔで表わされる。

補助電極上の液晶に印加される電圧は、液晶層によって
形成されるコンデンサは抵抗を通して充電するために波
形が緩慢な立ち上がりを見せ、波形が一種の遅延をもっ
て伝わるため、パルス幅が十分短い場合には実効的に印
加される電圧が小さくなる０強誘電性液晶の応答は急峻
なしきい値特性を持ち、その値はＶｔに示されるため、
書き込みパルスがしきい値Ｖｔを越えるとき液晶は駆動
される。このため列電極４ａと社主電極５Ｃ２行補助電
極６０間、列電極４ｂと社主電極５０間がオンする。第
１図に示されるように、ｌ絵素をイ。

口、ハのようにとるとオン、グレイ、オフの３値表示が
実現できた。ここで斜線で示される領域が液晶が電界で
応答しオン状態にある領域である。

実施例２本発明の第２の実施例を以下に示す、第２の実施例でも
また第１図に示される構造であり、結合素子がコンデン
サであることが第１の実施例と構成上具なる点である。

コンデンサは絶縁破壊防止用の誘電体Ｔｉｉ膜２０゜２
１の上に導電体ペーストを印刷塗布、または転写するこ
とにより形成したもの、Ｓ電体薄膜の上に強誘電体を塗
布形成しさらにその上に導電体層を形成したもの、回路
基板上に形成したもの、フレキシブル基板状に形成した
ものを、それぞれ用いたが、どれも同様の結果が得られ
た。本実施例においてはコンデンサの容量は約１（１０
０ｐＦとした。

本実施例において第３図に示す駆動波形を印加すると、
各絵素の液晶層に印加される電圧は第５図に示す通りに
なった。主電極５Ｃと列電極４ａ。

４ｂ、４ｃ間に印加される電圧パルスの波形はそれぞれ
第５図（ａ）、　（ｂ）、　（Ｃ）である。それに対し
補助電極６ｃと、列電極４ａ、４ｂ、４ｃ間に印加され
る電圧パルスの波形はそれぞれ第５図（ｄ）、　（ｅ）
。

（ｆ）となる、液晶層によって形成されるコンデンサと
結合素子のコンデンサによる電圧分割により、補助電極
に印加される電圧は主電極に比べ小さくなる０強誘電性
液晶の応答は急峻なしきい値特性を持ち、その値はＶｔ
に示される。このしきい値を越えるときには液晶分子は
運動を始め、オフからオン状態に切り替わる。このとき
第１図に示されるように絵素イ１１ロ、ハおいてそれぞ
れオングレイ、オフの３値表示が実現できた。

なお、結合素子がトランジスタ、ＦＥＴ、ダイオードの
スイッチング素子を用いた場合にも同様の中間調表示が
可能であった。また本実施例では走査電極側に結合接続
された補助電極を形成したが、このような補助電極を信
号側に用いた場合にも、また走査側、信号側の双方に用
いた場合にも同様に中間調表示が可能であった。また、
以上の実施例において補助電極は主電極と同数としたが
補助電極の数を増やすことで階調数を増やすことが可能
であった。また本実施例では強誘電性液晶を用いた例を
あげたが、本発明は特に強誘電性液晶に限るものではな
い。

発明の効果本発明の液晶素子は、強誘電性液晶を液晶層に持つ液晶
素子において、電極間に結合素子を有することで、補助
電極を従属的に駆動し、補助電極の電位を主電極の電位
より低くすることにより、均一な中間調表示が実現でき
、また製造も比較的容易である。

【図面の簡単な説明】

第１図は本発明の一実施例の液晶素子を示す平面図、第
２図は同立面断面図、第３図は本発明の一実施例を示す
液晶素子の駆動波形図、第４図は本発明の第１の実施例
を示す液晶素子の液晶層に印加される電圧波形図、第５
図は本発明の第２の実施例を示す液晶素子の液晶層に印
加される電圧波形図、第６図は強誘電性液晶分子の模式
図、第７図は第６図に示す強誘電性液晶分子の平面図で
ある。１・・・・・・液晶パネル、２・・・・・・上基板、３
・・・・・・下基板、４ａ〜４ｄ・・・・・・列電極、
５ａ〜５ｄ・・・・・・社主電極、６ａ〜６ｄ・・・・
・・行補助電極、７ａ〜７ｄ・・・・・・結合素子、２
０．２１・・・・・・誘電体薄膜、２２゜２３・・・・
・・配向膜、２４・・・・・・強誘電性液晶。代理人の氏名　弁理士　粟野重孝　はか１名イー−ｎ晶
ハ゛羊ノし４１〜１−一１社を礒５番〜ｆｆ！、−行主（７に６に〜Ｃ４−−オテ令ｒｉＨｖ鷹ら贋１ＴｌＬ〜’ｌｔ
−−粒合亀シｔＪＳ３　　図１　’５−、ｉジ糺り挙予〕−ノ１■棲Ｆｉ杖（Ｃンａｔ分梧ｎｌ’ｌき傳九テ＋４！先）ｋＪＨｉｎ＃Ｌり蝉１−今シ王」ｋｉ到丁虹り（６翫→３− （Ｃ）

Claims

【特許請求の範囲】

（１）対向面に導電体による複数の電極を有し、マトリ
ックス状の絵素を形成する一対の基板間に液晶材料を挟
持し、少なくとも一方の前記基板が有する前記電極をｎ
本ごと（ｎは２以上の整数）に結合素子によって電気的
に接続し、いずれの電極も固定電位に接続されないこと
を特徴とした液晶素子。
（２）結合素子が信号遅延手段として働くことを特徴と
した請求項（１）記載の液晶素子。
（３）結合素子が抵抗体であることを特徴とする請求項
（１）記載の液晶素子。
（４）結合素子がコンデンサであることを特徴とする請
求項（１）記載の液晶素子。
（５）結合素子を基板上に形成することを特徴とした請
求項（１）記載の液晶素子。
（６）結合素子の全体あるいは一部を、電極と同一材料
とすることを特徴とした請求項（５）記載の液晶素子。
（７）結合素子を、基板に接続される回路基板上に形成
することを特徴とした請求項（１）記載の液晶素子。
（８）結合素子を、基板に接続されるフレキシブル基板
上に形成することを特徴とした請求項（１）記載の液晶
素子。
（９）結合素子を設けた電極のｎ本ごとに走査電圧出力
回路に接続することを特徴とした請求項（１）記載の液
晶素子。
（１０）結合素子を印刷を用いて形成することを特徴と
する請求項（５）、（７）、（８）のいずれかに記載の
液晶素子の製造法。
（１１）結合素子を転写を用いて形成することを特徴と
した請求項（５）、（７）、（８）のいずれかに記載の
液晶素子の製造法。
（１２）電極パターンをエッチング形成すると同時に結
合素子の全部あるいは一部を形成することを特徴とした
請求項（６）記載の液晶素子の製造法。
（１３）電極上に絶縁体を形成し、前記絶縁体上に導電
体を形成することによりコンデンサを形成することを特
徴とする請求項（４）記載の液晶素子の製造法。
（１４）電極上に誘電体を形成し、前記絶縁体上に導電
体を形成することによりコンデンサを形成することを特
徴とする請求項（４）記載の液晶素子の製造法。