JPH0267755A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は半導体装置に関し、特に、ＭＯ３型大規模集
積回路（ＬＳＩ）に用いられ、半導体基板上に膜数のＭ
ＯＳトランジスタが隣接して配置されるような半導体装
置に関する。

［従来の技術］ ＭＯＳ型ＬＳＩの一例として、ＤＲＡＭは１トランジス
タ１キヤパシタによってメモリセルが構成されている。

このようなメモリセルのトランスファゲート用トランジ
スタは基板バイアス効果を低くしなければ書込レベルが
下がってしまい、しきい値電圧Ｖｔｈを高くしなければ
書込電荷がリークするおそれがある。このため、メモリ
セルトランスファゲート用トランジスタとしては、基板
バイアス効果が低くかつしきい値電圧ｖｔｈの高いもの
が要求される。

また、ＤＲＡＭの出力インバータなどに使用されるトラ
ンジスタは、負荷トランジスタとして用いられるため、
基板バイアス効果およびしきい値電圧ｖｔｈを低くしな
ければ出力レベルが低下してしまう。このため、出力イ
ンバータなどに使用されるトランジスタは基板バイアス
効果およびしきい値電圧ｖｔｈの低いものが要求される
。さらに、周辺回路のＣ−ＭＯＳインバータとして使用
されるＮチャネルトランジスタおよびＰチャネルトラン
ジスタは高速性が要求されるため、ゲート長りを短くす
る必要があり、そのためにウェルの濃度を高くする必要
がある。

上述のごと（、ＤＲＡＭに用いられる各トランジスタは
使用目的によって基板バイアス効果およびしきい値電圧
ｖｔｈを変える必要がある。

第３図はそのようなトランジスタが配置された半導体装
置の一例を示す断面図である。第３図においては、３つ
のＮチャネルトランジスタ１３゜１４および１５と１つ
のＰチャネルトランジスタ１６が半導体基板１上に形成
されている。Ｎチャネルトランジスタ１３はＤＲＡＭの
出力インバータなどに使用され、Ｎチャネルトランジス
タ１４はメモリセルトランスファゲート用トランジスタ
として用いられ、Ｎチャネルトランジスタ１５とＰチャ
ネルトランジスタ１６はＣ−ＭＯＳインバータとして使
用される。

半導体基板１には、この半導体基板１と同一の導電型式
を有し、Ｎチャネルトランジスタ１５のためのウェル拡
散層２と、逆の導電型式を有し、Ｐチャネルトランジス
タ１６のためのウェル拡散層３が形成されている。そし
て、各トランジスタ１３ないし１６のそれぞれを分離す
るための分離絶縁体４が半導体基板１上に形成されてい
る。分離絶縁体４で分離されたそれぞれのトランジスタ
１３ないし１６の領域には、チャネルドープによる不純
物の導入されたチャネルドープ不純物層５゜６．７．８
が形成されており、それぞれのチャネルドーブ不純物層
５，６，７．８の上には、それぞれのトランジスタ１３
ないし１６のゲート絶縁膜９ａ、９ｂ、９ｃ、９ｄが形
成されており、これらの絶縁膜９ａないし９ｄの上には
ゲート電極１０ａ、１０ｂ、１０ｃ、１０ｄ／！ｌ（形
成されている。

さらに、チャネルドーブ不純物層５，６，７゜８のそれ
ぞれ両側には、各トランジスタ１３ないし１５のソース
、ドレイン電極となるソース、ドレイン不純物層１１ａ
、ｌｌｂ、ｌｌｃが形成されており、それぞれ半導体基
板１と逆の導電型式を有している。また、Ｐチャネルト
ランジスタ１６には、ソース、ドレイン電極となるソー
ス、ドレイン不純物層１２が形成されており、このソー
ス、ドレイン不純物層１２はウェル拡散層３とは逆の導
電型式を有している。

第４Ａ図ないし第４Ｃ図は第３図に示した従来の半導体
装置の製造方法を示す図である。

次に、第４八図ないし第４Ｃ図を参照して、従来の半導
体装置の製造方法について説明する。たとえば、Ｐを半
導体基板１上に、３つのＮチャネル型トランジスタ１３
，１４．１５を形成するとともに、Ｐチャネルトランジ
スタ１６を形成するものとする。Ｎチャネルトランジス
タ１３は基板バイアス効果定数が小さくかつ低いしきい
値電圧ｖｔｈを有しており、Ｎチャネルトランジスタ１
４は基板バイアス効果定数が小さくかつ高いしきい値電
圧ｖｔｈを有しており、Ｎチャネルトランジスタ１５は
基板バイアス効果定数が大きくかつ高いしきい値電圧ｖ
ｔｈを有している。Ｐチャネルトランジスタ１６は、Ｎ
チャネルトランジスタ１４と絶対値の等しいしきい値電
圧ｖｔｈを有している。

まず、第４Ａ図に示すように、Ｐ型半導体基板ｌのＰチ
ャネルトランジスタ１６を形成する領域にリンなどのＮ
’４２不純物が注入され、次に基板バイアス効果定数の
大きなＮチャネルトランジスタ１５を形成する領域にボ
ロンなどのＰ型不純物が注入される。それぞれの注入量
はいずれも３〜５Ｘ　Ｉ　Ｑ　＋　２ケ／ｃｍ２とし、
注入が終わった後、窒素雰囲気中において１０５０℃〜
１２００℃の温度で拡散されると、Ｎ型不純物の拡散さ
れた部分にＮウェル拡散層３が形成され、Ｐ型不純物の
拡散された領域にＰウェル拡散層２が形成される。

次に、ｍ４Ｂ図に示すように、素子分離を行なうための
分離絶縁体４がＬＯＣＯ３法などによって形成される。

そして、所定のしきい値電圧Ｖｔｈを実現するために、
トランジスタ１３〜１６のそれぞれのチャネル領域にボ
ロン、リンなどの不純物がドープされる。

ここで、４ｔ−！類のトランジスタ１３〜１６のしきい
電圧ｖｔｈを決定するために、４ないし３枚のマスクを
用い、４回チャネルドープを行なえばそれぞれ独立して
しきい値電圧ｖｔｈが定まるが、このようにすると工程
数か増加してしまい、生産工種々の不都合を生じる。−
船釣には、各ウェル濃度などを調整することにより、１
ないし２回のチャネルドープでしきい値電圧ｖｔｈか定
められる。この例に示した半導体装置では、前述のウェ
ル濃度例に対して、たとえばＮチャネルトランジスタ１
４．１５では多めのＰ型不純物、たとえば７〜１２Ｘ１
０”ケ／Ｃｍ２が注入され、Ｎチャネルトランジスタ１
３およびＰチャネルトランジスタ１６では、少なめのＰ
型不純物、たとえば３〜６Ｘ１０”ケ／ｃｍ２が注入さ
れる。すると、１回のマスク合わせおよび２回の注入工
程で、低いしきい値電圧ｖ　ｔ　ｈ、基板バイアス効果
定数の小さなＮチャネルトランジスタ１３と、基板バイ
アス効果定数が小さくかつ高しきい値電圧Ｖ　ｔ　ｂを
ａするＮチャネルトランジスタ１４と、基板バイアス効
果定数が大きくかつ高しきい値電圧Ｖｔｂを有するＮチ
ャネルトランジスタ１５と、Ｎチャネルトランジスタ１
４と同じ絶対値のしきい値電圧ｖｔｈを白゛するＰチャ
ネルトランジスタ１６が得られる。

このようにして定められたそれぞれのチャネルドープ不
純物層５，６，７．８が形成された後、第４Ｃ図に示す
ように、ゲート酸化膜９ａ、９ｂ。

９ｃ、９ｄが約１５０〜３００人の厚みで形成され、そ
の後ゲート電極１０ａ、１０ｂ、１０ｃ。

１０ｄが形成されてゲートパターンに加工される。

その後、Ｎチャネルトランジスタ１３〜１５に対しては
、０．５ないし５Ｘ１０”ケ／ｃｍ２程度のヒ素がソー
ス、ドレイン不純物層１１ａ、１１ｂ、ｌｌｃを形成す
るために注入され、同じ程度のボロンがＰチャネルトラ
ンジスタ１６のソース、ドレイン不純物層１２を形成す
るために注入され、熱拡散されてトランジスタができあ
がる。

［発明が解決しようとする課題］ 従来の半導体装置は上述のごとく形成されるため、同一
の半導体基板１上に１つのＰチャネルトランジスタ１６
と、基板バイアス効果定数が大きくかつしきい値電圧ｖ
ｔｈの高い１つのＮチャネルトランジスタ１５と、基板
バイアス効果定数が小さくかつしきい値電圧ｖｔｈの、
高いトランジスタ１４と、基板バイアス効果定数か小さ
くかつしきい値電圧が低いＮチャネルトランジスタ１３
の合計４種類のトランジスタを形成するのにウェル形成
工程において２回の写真製版が必要となり、チャネルド
ーブ工程で２回の写真製版が必要となる。このために、
半導体装置を形成するための工程が多くなり、また工期
か延び、費用も高くなってしまうという問題点があった
。

それゆえに、この発明の主たる目的は、従来２回行なっ
ていたチャネルドープの写真製版を行なうことなく、チ
ャネルドープ回数を２回から１回に減らして従来と同じ
種類のトランジスタが形成できるような半導体装置を提
供することである。

［課題を解決するための手段］ この発明は第１の導電型式の半導体基板上に複数のＭＯ
Ｓトランジスタを隣接して配置した半導体装置であって
、複数のＭＯＳトランジスタのうちの１つは第１の導電
型式のウェル形成のための第１の不純物と、第１の導電
型式とは逆の第２の導電型式のウェル形成のための第２
の不純物が導入された領域を含むように構成したもので
ある。

［作用］ この発明にかかる半導体装置は、複数のＭＯＳトランジ
スタのうちの１つにウェル形成のための第１および第２
の不純物を導入するようにしたことによって、チャネル
ドープのための写真製版を行なうことなく、チャネルド
ープ回数を１回だけで半導体装置を形成することがでで
きる。

［発明の実施例］ 第１図はこの発明の一実施例の断面図である。

第１図に示した半導体装置は以下の点を除いて第３図に
示した半導体装置と同じである。すなわち、従来Ｐ型半
導体基板１上にやや多め（７〜１２×１０′１ケ／Ｃｍ
２）のチャネルドープをして作成していた、基板バイア
ス効果定数が小さくかつしきい値電圧の高いＮチャネル
トランジスタ１４を、この発明の一実施例では、半導体
基板１内にＰウェルのための不純物とＮウェルのための
不純物とを同時に注入したウェル拡散層１８を形成し、
そのときややＰウェルのための不純物を多くしておき、
チャネルドープをやや少なめ（４〜７×１（）ＩＩケ／
ｃｍ２）にして、同じ基板バイアス効果定数と、しきい
値電圧ｖｔｈを有するＮチャネルトランジスタ１４を実
現するようにしたものである。　ここで、より具体的な
数値を掲げて説明する。従来のＰチャネルトランジスタ
１６は、ゲート長１．５μｍ、ゲート膜厚２５０人に対
し、Ｎウェル注入量としてリンを５×１０１２ケ／Ｃｍ
２．チャネルドープ不純物層８として、ボロン注入量を
６Ｘ１０”　ケ／ＣｌＴｌ２　とすることにより、しき
い値電圧−０，７５〜−０，８５Ｖを得ていた。これに
対し、この実施例におけるＰチャネルトランジスタ１６
は、同じゲート長、膜厚を持つものに対して、Ｎウェル
注入量としてリンを６×１０１２ケ／ｃｍ２．チャネル
ドープ不純物層８としてボロン注入量を７Ｘ１０”ケ／
　ｃ　第２とすることにより、同じしきい値電圧ｖｔｈ
−０，７５〜−〇、８５Ｖを得ている。

次に、基板バイアス効果定数が小さくかつしきい値電圧
ｖｔｈの低いトランジスタ１３は、ゲート長が２．０μ
ｍであり、従来はチャネルドープ不純物層５としてボロ
ン注入量を６Ｘ１０”ケ／Ｃｍ２とすることにより、基
板バイアス効果定数に−０，１，Ｌきい値電圧ｖｔｈを
０．４５〜０．５５Ｖにしていた。これに対して、この
実施例では、チャネルドープ不純物層５として、ボロン
注入量を７Ｘ１０”ケ／Ｃｍ２とすることにより、基板
バイアス効果定数が同じでしきい値電圧ＶｔｂＬｔやや
高め（７）０．４８〜０，５８Ｖになるが、この程度の
差は実用上問題なく、基板バイアス効果定数には０．　
１程度になる。

基板バイアス効果定数が大きくかつしきい値電圧ｖｔｈ
の高いトランジスタ１５は、ゲート長が１．０μｍであ
るが、従来ではＰウェル注入量としてボロンの注入量を
５Ｘ１０”ケ／Ｃｍ２とし、チャネルドープ不純物層７
として、９×１０１′ケ／Ｃｍ２のボロンを注入して、
基板バイアス効果定数Ｋが０．　３であり、しきい値電
圧Ｖｔｈが０．７５〜０．８５Ｖにしていた。これに対
して、この実施例では、トランジスタ１５は、Ｐウェル
注入量としてボロンの注入量を８Ｘ１０’２ケ／ｃｍ２
とし、チャネルドープ不純物層７としてボロン注入量を
７Ｘ１０”ケ／ｃｍ２とすることにより、従来例と同じ
基板バイアス効果定数に−０，３，Ｌきい値電圧ｖｔｈ
が０．７５〜０．８５Ｖを実現している。

さらに、従来の基板バイアス効果定数が小さくかつしき
い値電圧ｖｔｈの高いトランジスタ１４は、ゲート長が
２．０Ｉｚｍであるが、゛ト導体基板１上にチャネルド
ープ不純物層６としてボロンを９Ｘ１０”ケ／ｃｍ２注
入し、基板バイアス効果定数Ｋが０．１であり、しきい
値電圧ｖｔｈが０．７５〜０．８５Ｖにしている。これ
に対して、この実施例におけるトランジスタ１４は、半
導体基板１の部分にＰウェル形成用として用いるボロン
を８×１０１２ケ／ｃｍ２とし、Ｎウェル形成用として
用いるリンを６Ｘ１０”　ケ／ｃｍ２注入し、Ｐ、　　
Ｎ両方の不純物を導入し、実効的なＰ型不純物濃度を他
のＰウェル部分より低くしている。これにチャネルドー
プ不純物層６としてボロンを７Ｘ１０”ケ／Ｃｍ２を注
入し、基板バイアス効果定数に−０，１，Ｌきい値電圧
ｖｔｈが０．７５〜０．８５Ｖとしている。

この実施例による半導体装置と従来の半導体装置とのウ
ェル注入量、チャネルドープ量、シきい値電圧Ｖｔｈお
よび基板バイアス効果定数Ｋを対比すると別表のように
なる。

第２Ａ図ないし第２Ｃ図はこの発明の一実施例の製造方
法を説明するための図である。この実施例では、Ｐチャ
ネルトランジスタ１６を作る部分にリンなどのＮ型不純
物を６Ｘ１０１２ケ／　ｃ　第２で注入し、・Ｎチャネ
ルトランジスタ１５を作る部分にボロンなどのＰ型不純
物を８×１０１２ケ／ｃｍ２の注入量で注入し、Ｎチャ
ネルトランジスタ１４を作る部分にボロンを８×１０１
２ケ／Ｃｍ２およびリンを６Ｘ１０”ケ／Ｃｍ２の注入
量で注入した後、窒素雰囲気中で１０５０℃〜１２００
℃の温度で拡散する。それによって、Ｎ型不純物の拡散
された部分にＮウェル拡散層３が形成され、Ｐ型不純物
の拡散された部分にＰウェル拡散層２か形成され、Ｎ型
不純物およびＰ型不純物の拡散された部分にウェル拡散
層１８が形成される。

次に、第２Ｂ図に示すように、素子分離を行なうための
絶縁体４がＬＯＣＯ３法等で形成された後、所定のしき
い値電圧を実現するために、トランジスタ１３，１４．
１５および１６のそれぞれのチャネル領域にボロンなど
のＰ型不純物が７゜ＯＸ　１０’　＋ケ／Ｃｍ２の注入
量で注入される。

すなイ〕ち、この実施例では、各チャネル領域を形成す
るための不純物の注入量は一定にされる。

以下、第２Ｃ図に示す製造工程は前述の第４Ｃ図に示し
た工程と同じであるため、その詳細な説明は省略する。

上述のごとく、従来の半導体装置とこの発明の一実施例
を対比すれば明らかなように、ウェル注入は従来および
この発明の一実施例共にボロンおよびリンの２回であり
変わらないが、チャネルドープのボロン注入量は、従来
では６Ｘ１０”ケ／ｃｍ２と追加注入量の３Ｘ１０”ケ
／Ｃｍ２の２回であり、チャネルドープの写真製版も１
回必要であったが、この発明の一実施例では、７Ｘ１０
１１ケ／Ｃｍ２の１回のチャネルドープて済み、チャネ
ルドープの写真製版を不要にできる。

なお、上述の実施例では、Ｎチャネルトランジスタ１４
を形成するために、Ｐウエル不純物とＮウェル不純物を
、Ｐ型不純物濃度を少し大きくするという条件で注入し
て、基板バイアス効果定数がほとんど変わらない例につ
いて示したが、ＰチャネルトランジスタをＮ型基板上に
形成するときに、Ｎ型不純物の濃度をＰ型不純物の濃度
よりもやや大きくし、両方の不純物を注入してウェルを
形成してトランジスタを構成する場合でも、基板バイア
ス効果定数がほとんど変わらず、かつこれらのトランジ
スタを作製するのにチャネルドープとチャネルドープの
写真製版を低減することもできる。

［発明の効果］ 以上のように、この発明によれば、複数のトランジスタ
のうちの１つとして、第１導電型式のウェル形成のため
の第１の不純物と第１の導電型式とは逆の第２の導電型
式のウェル形成のための第２の不純物を導入した領域を
含むように構成したので、従来と同じ基板バイアス効果
定数およびしきい値電圧をＨするトランジスタ群を、チ
ャネルドープおよびチャネルドープのための写真製版を
それぞれ１回生なくして作製することができ、製造工程
数を低減でき、安価な半導体装置を作製することができ
る。

【図面の簡単な説明】

第１図はこの発明の一実施例の半導体装置を示す断面図
である。第２Ａ図ないし第２Ｃ図はこの発明の一実施例
の製造方法を示す断面図である。 第３図は従来の半導体装置の断面図である。第４Ａ図な
いし第４Ｃ図は従来の半導体装置の製造方法を示す図で
ある。 図において、１は半導体基板、２．　３．　１８はウェ
ル拡散層、４は分離絶縁体、５，６，７．８はチャネル
ドープ不純物層、９ａ、９ｂ、９ｃ。 ９ｄはゲート酸化膜、１０ａ、１０ｂ、１０ｃ。 １０ｄはゲート電極、ｌｌａ、ｌｌｂ、］、１ｃ。 １２はソースドレイン不純物層を示す。

Claims (1)

1. 【特許請求の範囲】 第１の導電型式の半導体基板上に複数のＭＯＳトランジ
   スタが隣接して配置された半導体装置において、 前記複数のＭＯＳトランジスタのうちの１つは、前記第
   １の導電型式のウェル形成のための第１の不純物と前記
   第１の導電型式とは逆の第２の導電型式のウェル形成の
   ための第２の不純物が導入された領域を含むことを特徴
   とする、半導体装置。