JPH0268901A - 薄膜抵抗の製造方法 - Google Patents

薄膜抵抗の製造方法

Info

Publication number
JPH0268901A
JPH0268901A JP63220939A JP22093988A JPH0268901A JP H0268901 A JPH0268901 A JP H0268901A JP 63220939 A JP63220939 A JP 63220939A JP 22093988 A JP22093988 A JP 22093988A JP H0268901 A JPH0268901 A JP H0268901A
Authority
JP
Japan
Prior art keywords
thin film
resistance
film resistor
tantalum nitride
temperature coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63220939A
Other languages
English (en)
Other versions
JPH0724241B2 (ja
Inventor
Yutaka Taguchi
豊 田口
Kazuo Eda
江田 和生
Tetsuji Miwa
哲司 三輪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP63220939A priority Critical patent/JPH0724241B2/ja
Publication of JPH0268901A publication Critical patent/JPH0268901A/ja
Publication of JPH0724241B2 publication Critical patent/JPH0724241B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はハイプリント集積回路(HIC)等の薄膜抵抗
回路に関わる。特に薄膜抵抗体の抵抗値温度係数により
回路の温度特性を制御するものに関わる。
従来の技術 従来の技術としては、例えば特開昭58−33802号
公報に示されるように窒化タンタル薄膜抵抗の製造にお
いては、窒化タンタル薄膜形成後に窒素雰囲気で500
〜550°Cで熱処理することにより抵抗(!温度係数
を制御してきた。また特開昭58−35958号公報に
示されるように抵抗率の違う窒化タンタル薄膜を同一基
板上に形成するために、最初に基板上に第1の薄膜抵抗
体を形成、パターニングした後、この薄膜抵抗体表面を
陽極酸化により酸化タンクル(T a 205 )に変
えた後、第1の薄膜抵抗体とは違う抵抗率を持った窒化
タンクル薄膜を形成、エツチングの際に陽極酸化した酸
化タンタルを第1の薄膜抵抗体の保護膜とするプロセス
が発明されている。
発明が解決しようとする課題 現在、マイクロ$ICにおいてFETの温度特性補償の
一方法として第4図に示すような回路によりゲート−ソ
ース間バイアス電圧を制御する方法があるが、この場合
R,,R2の抵抗値温度係数が違う必要がある。このよ
うに同一基板上に抵抗値温度係数が異なる抵抗体を2種
類以上形成する技術は、2種類の違う材料による薄膜抵
抗体(例えばNi−CrとTaN)を用いることにより
実現されてきた。しかし、窒化タンタル薄膜のように製
造条件により抵抗値温度係数を幅広く変化させられる材
料があるにもかかわらず同一の物質を用いて2種類の抵
抗値温度係数を持つ薄膜抵抗体を同一基板上に形成する
ことはエッチャントが同じこともあり容易には実現でき
なかった。また2種類の違う物質を用いて異なる抵抗値
温度係数を持った薄膜抵抗体を形成する場合でも薄膜抵
抗体の作成条件を2種類の物質それぞれにおいて制御す
る必要があり、任意の組合せの抵抗値温度係数を実現す
るためには多大な努力を要した。さらに3種類の抵抗値
温度係数を持つ薄膜抵抗体を同一基板上に形成するため
には、3種類の違う抵抗値温度係数を持った薄膜抵抗体
が必要であった。
したがってこの発明は、同一基板上に抵抗値温度係数の
違う窒化タンタル薄膜を用いて抵抗値温度係数が異なる
抵抗体を2種類以上形成すること、及び抵抗値温度係数
が実質的に0でない第1の薄膜抵抗体と実質的に0の第
1の薄膜抵抗体とを積層することにより第1の薄膜抵抗
体の抵抗値温度係数と第2の薄膜抵抗体の抵抗値温度係
数の間の抵抗値温度係数を持つ薄膜抵抗体と抵抗値温度
係数が実質的に0の薄膜抵抗体を同一基板上に形成する
こと、及び2種類の抵抗値温度係数を持った窒化タンタ
ル薄膜により3種類の抵抗値温度係数を持つ薄膜抵抗体
を同一基板上に形成することを目的とするや 課題を解決するための手段 すなわち、この発明の要旨とするところは絶縁性基板上
に薄膜抵抗を形成するプロセスにおいて薄膜抵抗が窒化
タンタルの場合には、抵抗値温度係数が違うとエツチン
グ速度が違うということを利用して同一基板上に抵抗値
温度係数の違う薄膜抵抗を形成するものである。及び抵
抗値温度係数が実質的にOでない第1の薄膜抵抗体と実
質的に0の第1の薄膜抵抗体とを積層することにより第
1の薄膜抵抗体の抵抗値温度係数と第2の薄膜抵抗体の
抵抗値温度係数の間の抵抗値温度係数を持つ薄膜抵抗体
と抵抗値温度係数が実質的にOの薄膜抵抗体を同一基板
上に形成するものである。及び2種類の抵抗値温度係数
を持った窒化タンタル薄膜により3種類の抵抗値温度係
数を持つ薄膜抵抗体を同一基板上に形成するものである
作用 本発明は以上の構成により、同一基板上に抵抗値温度係
数の違う窒化タンタル薄膜を用いて抵抗値温度係数が異
なる抵抗体を2種類以上形成すること、及び抵抗値温度
係数が実質的にOでない第1の薄膜抵抗体と実質的に0
の第1の薄膜抵抗体とを積層することにより第1のfi
ll膜抵抗体の抵抗値温度係数と第2の薄膜抵抗体の抵
抗値温度係数の間の抵抗値温度係数を持つ薄膜抵抗体と
抵抗値温度係数が実質的に0の薄膜抵抗体を同一基板上
に形成すること、及び2種類の抵抗値温度係数を持った
窒化タンタル薄膜により3種類の抵抗値温度係数を持つ
薄膜抵抗体を同一基板上に形成することが可能となる。
実施例 以下、本発明の一実施例について図面を参照して詳細に
説明する。
実施例1 薄膜抵抗体として窒化タンタル薄膜を用い、特許請求範
囲第(1)項記載の方法により第4図に示すような回路
を形成した場合を第1図により説明する。基板として鏡
面研摩されたアルミナ基板101を用い(a)、第1の
薄膜抵抗体として窒化タンクル薄膜102を反応性スパ
ッタリングによりおよそ4000人形成した(b)。こ
の薄膜抵抗体のシート抵抗は約25Ω/口、抵抗値温度
係数はおよそ一1000ppmであった。この窒化タン
クル薄膜を公知のフォトリソグラフィー法によりバター
ニングする。レジストにより所望のパターンを形成した
後、エツチングを行った(C)。次にその上に第2の薄
膜抵抗体として窒化タンタル薄膜103を同様に反応性
スパンタリングによりおよそ800人形成した(d)、
この薄膜抵抗体のシート抵抗は約25Ω/口、抵抗値温
度係数は実質的にOppmである。この窒化タンタルI
llを公知のフォトリソグラフィー法によりバターニン
グする。
レジストにより所望のパターンを形成した後、エッチン
グを行った(e)、エツチングはHF:HNOa:H2
0=1 : 1 : 2のエッチャントを用いて行った
。この組成のエッチャントを用いると第1の窒化タンタ
ル薄膜は2人/ s e cの速さで、また第2の窒化
タンタル薄膜は40人/ s e cの速さでエツチン
グされる。従って不要な部分の第2の窒化タンタル薄膜
がエッチングされるまでに20secかかるわけである
が、実際にはエツチング時間は25〜30secかかっ
た。この5〜10secのオーバーエツチングにより第
1の窒化タンクル薄膜はエッチャントにさらされエツチ
ングされるけれどもエツチングされる膜厚は10〜20
人と非常に薄く、この影響により第1の窒化タンクル薄
膜のシート抵抗、抵抗値温度係数は殆ど影響を受けるこ
とはなかった。
実施例2 薄膜抵抗体として窒化タンタル薄膜を用い、特許請求範
囲第(2)項記載の方法により第3図に示すような回路
を形成した場合を第2図により説明する。基板として鏡
面研摩されたアルミナ基板201を用い(a)、第1の
薄膜抵抗体として窒化タンタル薄膜202を反応性スパ
ッタリングによりおよそ4000人形成した(b)。こ
の薄膜抵抗体のシート抵抗は約25Ω/口、抵抗値温度
係数はおよそ一1000ppmであった。この窒化タン
クル薄膜を公知のフォトリソグラフィー法によりバター
ニングする。レジストにより所望のパターンを形成した
後、エツチングを行った(C)。次にその上に第2の薄
膜抵抗体として窒化タンタル薄膜203を同様に反応性
スパッタリングによりおよそ800人形成した(d)、
この薄膜抵抗体のシート抵抗は25Ω/口、抵抗値温度
係数は実質的にOppmである。この窒化タンタル薄膜
を公知のフォトリソグラフィー法によりバターニングす
る。
レジストにより所望のパターンを形成した後、エツチン
グを行った(e)、バターニングの際、第1の窒化タン
タル薄膜と第2の窒化タンタル薄膜が積層されている部
分を作成した。この第1の窒化タンタル薄膜と第2の窒
化タンタル薄膜が積層されている部分の抵抗の合成シー
ト抵抗はおよそ12.5Ω/口、抵抗値温度係数は約−
500ppmであった。また第1の窒化タンタル薄膜と
第2の窒化タンタル薄膜が積層されておらず、第2の窒
化タンタル薄膜のみにより薄膜抵抗体を形成している部
分のシート抵抗は25Ω/口、抵抗値温度係数は実質的
にOPPmであった。
実施例3 薄膜抵抗体として窒化タンタル薄膜を用い、特許請求範
囲第(3)項記載の方法により第3図に示すような回路
を形成した場合を第3図により説明する。基板として鏡
面研摩されたアルミナ基板301を用い(a)、第1の
薄膜抵抗体として窒化タンタル薄膜302を反応性スパ
ッタリングによりおよそ4000人形成した(b)。こ
の薄膜抵抗体のシート抵抗は約25Ω/口、抵抗値温度
係数はおよそ一1000ppmであった。この窒化タン
タル”iil IIIを公知のフォトリソグラフィー法
によりパターニングする。レジストにより所望のパター
ンを形成した後、エツチングを行った(C)。次にその
上に第2の薄膜抵抗体として窒化タンタル薄膜203を
同様に反応性スパツタリングによりおよそ800人形成
した(d)。この薄膜抵抗体のシート抵抗は25Ω/口
、抵抗値温度係数は実質的にOppmである。この窒化
タンタル薄膜を公知のフォトリソグラフィー法によりパ
ターニングする。
レジストにより所望のパターンを形成した後、エツチン
グを行った(C)、エツチングはl−[F : HN 
O3:H20=1:1:2のエッチャントを用いて行っ
た。この組成のエンチャントを用いると第1の窒化タン
タル薄膜は2人/ s e cの速さで、また第2の窒
化タンタル薄膜は40人/ S CCの速さで工、チン
グされる。従って不要な部分の第2の窒化タンタル薄膜
がエツチングされるまでに20secかかるわけである
が、実際にはエツチング時間は25〜30secかかっ
た。この5〜10secのオーバーエツチングにより第
1の窒化タンタル薄膜はエッチャントにさらされエツチ
ングされるけれどもエツチングされる膜厚は10〜20
人と非常に薄く、この影響により第1の窒化タンタル薄
膜のシート抵抗、抵抗値温度係数は殆ど影響を受けるこ
とはなかった。また、パターニングの際、第1の窒化タ
ンタル’iRn9と第2の窒化タンタル薄膜が積層され
ている部分を作成した。
この第1の窒化タンタル薄膜と第2の窒化タンタル薄膜
が積層されている部分の抵抗の合成シート抵抗はおよそ
12.5Ω/口、抵抗値温度係数は約−500p pm
であった。また第1の窒化タンタル薄膜と第2の窒化タ
ンタル薄膜が積層されておらず、第2の窒化タンタル薄
膜のみにより薄膜抵抗体を形成している部分のシート抵
抗は25Ω/口、抵抗値温度係数は実質的にOppmで
あった。結果として第1の窒化タンタル薄膜からなるシ
ート抵抗25Ω/口、抵抗値温度係数が約−1000p
pmの薄膜抵抗体、第2の窒化タンタル薄膜からなるシ
ート抵抗25Ω/口、抵抗値温度係数が実質的にOpp
mの薄膜抵抗体、第1および第2の窒化タンタル薄膜が
積層されシート抵抗12.5Ω/口、抵抗値温度係数が
約−500ppmの3種類の薄膜抵抗体が2種類の窒化
タンタル薄膜を用いて同一基板上に形成できた。
発明の効果 以上この発明によれば、同一基板上に抵抗値温度係数の
違う窒化タンタル薄膜を用いて抵抗値温度係数が異なる
抵抗体を2種類以上形成すること、及び抵抗値温度係数
が実質的にOでない第1の薄膜抵抗体と実質的に0の第
1の薄膜抵抗体とを積層することにより第1の薄膜抵抗
体の抵抗値温度係数と第2の薄膜抵抗体の抵抗値温度係
数の間の抵抗値温度係数を持つ薄膜抵抗体と抵抗値温度
係数が実質的にOの薄膜抵抗体を同一基板上に形成する
こと、及び2種類の抵抗値温度係数を持った窒化タンク
ル″fi膜により3種類の抵抗値温度係数を持つ薄膜抵
抗体を同一基板上に形成することができる。なお第2の
実施例においては薄膜抵抗体を窒化タンタルに限定する
必要はなく、薄膜抵抗体として使用されている物質すべ
て使用可能である。
また、窒化タンタル薄膜のエツチングレートが抵抗値温
度係数により変化する理由としては以下のように考えら
れる。通常、抵抗値温度係数が大きい窒化タンタル薄膜
は抵抗値温度係数が実質的にOPPmの膜よりも窒素分
圧が高い領域で作製される。つまり窒化タンタル薄膜内
の窒素の含有量により抵抗値温度係数が決定されると考
えられるが、窒素の含有量が多くなるとタンタルの窒化
率が高(なり、エツチングされにくくなると考えられる
【図面の簡単な説明】
第1図、第2図、第3図は本発明による薄膜抵抗作成時
の断面図、第4図はFETのゲート−ソース間にバイア
ス電圧を与えるための回路図、第5図は窒化タンタル薄
膜の場合の抵抗値温度係数エツチングレートの関係を示
したグラフである。 (但し、エッチャントとしてHF:HNOa:H20=
1:1:2を用いた場合) +01・・・・・・アルミナ基板、102・・・・・・
第1窒化タンタル薄膜、103・・・・・・第2窒化タ
ンタル薄膜、201・・・・・・アルミナ基板、202
・・・・・・第1窒化タンタル薄膜、203・・・・・
・第2窒化タンタル薄膜、301・・・・・・アルミナ
基板、302・・・・・・第1窒化タンタル薄膜、30
3・・・・・・第2窒化タンタル薄膜。 代理人の氏名 弁理士 粟野重孝 ほか1名図 +ot−−−アルミ九纂叛 f02−−一墳ζ17化タンタル31月槃103−1ζ
2tイビタンタルj1膜

Claims (3)

    【特許請求の範囲】
  1. (1)絶縁性基板上に第1の薄膜抵抗体として抵抗値温
    度係数が実質的に0でない窒化タンタル薄膜を形成、パ
    ターニングした後、第2の薄膜抵抗体として抵抗値温度
    係数が実質的に0の窒化タンタル薄膜を形成し、パター
    ニングする際に第1の薄膜抵抗体より第2の薄膜抵抗体
    のほうがエッチングされる速度が速いことを利用して、
    2種類の異なる抵抗値温度係数を持った薄膜抵抗体を同
    一基板上に形成する薄膜抵抗の製造方法。
  2. (2)絶縁性基板上に第1の薄膜抵抗体として抵抗値温
    度係数が実質的に0でない薄膜抵抗体を形成、パターニ
    ングした後、第2の薄膜抵抗体として抵抗値温度係数が
    実質的に0の薄膜抵抗体を形成し、パターニングする際
    に第1の薄膜抵抗体と第2の薄膜抵抗体の積層された部
    分を形成することにより、抵抗値温度係数が実質的に0
    の薄膜抵抗体、及び第1の薄膜抵抗体の抵抗値温度係数
    と第2の薄膜抵抗体の抵抗値温度係数の合成された抵抗
    値温度係数を持つ薄膜抵抗体の2種類の異なる抵抗値温
    度係数を持った薄膜抵抗体を同一基板上に形成する薄膜
    抵抗の製造方法。
  3. (3)絶縁性基板上に第1の薄膜抵抗体として抵抗値温
    度係数が実質的に0でない窒化タンタル抵抗薄膜を形成
    、パターニングした後、第2の薄膜抵抗体として抵抗値
    温度係数が実質的に0の窒化タンタル抵抗薄膜を形成し
    、パターニングする際に第1の薄膜抵抗体より第2の薄
    膜抵抗体のほうがエッチングされる速度が速いことを利
    用し、さらに第1の薄膜抵抗体と第2の薄膜抵抗体が積
    層された部分を形成することにより、抵抗値温度係数が
    実質的に0の薄膜抵抗体、及び第1の薄膜抵抗体の抵抗
    値温度係数と第2の薄膜抵抗体の抵抗値温度係数の合成
    された抵抗値温度係数をもつ薄膜抵抗体、及び第2の薄
    膜抵抗体の抵抗値温度係数を持つ薄膜抵抗体の3種類の
    異なる抵抗値温度係数を持つ薄膜抵抗体を同一基板上に
    2種類の異なる抵抗値温度係数を持つ窒化タンタル薄膜
    で形成する薄膜抵抗の製造方法。
JP63220939A 1988-09-02 1988-09-02 薄膜抵杭の製造方法 Expired - Lifetime JPH0724241B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63220939A JPH0724241B2 (ja) 1988-09-02 1988-09-02 薄膜抵杭の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63220939A JPH0724241B2 (ja) 1988-09-02 1988-09-02 薄膜抵杭の製造方法

Publications (2)

Publication Number Publication Date
JPH0268901A true JPH0268901A (ja) 1990-03-08
JPH0724241B2 JPH0724241B2 (ja) 1995-03-15

Family

ID=16758927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63220939A Expired - Lifetime JPH0724241B2 (ja) 1988-09-02 1988-09-02 薄膜抵杭の製造方法

Country Status (1)

Country Link
JP (1) JPH0724241B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998035385A1 (en) * 1997-02-12 1998-08-13 Harris Corporation Co-patterning thin-film resistors of different compositions with a conductive hard mask and method for same
US6441447B1 (en) 1998-02-12 2002-08-27 Intersil Corporation Co-patterning thin-film resistors of different compositions with a conductive hard mask and method for same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998035385A1 (en) * 1997-02-12 1998-08-13 Harris Corporation Co-patterning thin-film resistors of different compositions with a conductive hard mask and method for same
US6441447B1 (en) 1998-02-12 2002-08-27 Intersil Corporation Co-patterning thin-film resistors of different compositions with a conductive hard mask and method for same

Also Published As

Publication number Publication date
JPH0724241B2 (ja) 1995-03-15

Similar Documents

Publication Publication Date Title
US5503878A (en) Method of preparing thin film resistors
CN107742607B (zh) 一种用icp干法刻蚀制作薄膜电阻的方法
DE4300808C1 (de) Verfahren zur Herstellung eines Vielschichtkondensators
JPH0268901A (ja) 薄膜抵抗の製造方法
JPH02189981A (ja) 半導体装置及びその製造法
JPS57204165A (en) Manufacture of charge coupling element
US4200502A (en) Method for producing an electrical thin layer circuit
GB1170521A (en) Thin-Film Electrical Components
JPH11135733A (ja) 薄膜抵抗体の製造方法
JPH03124047A (ja) 集積回路装置
JPH06350050A (ja) 半導体素子の電荷蓄積部の誘電体絶縁膜の形成方法
JPH07245303A (ja) 金属薄膜抵抗体の製造方法
JP2872298B2 (ja) 半導体装置の製造方法
JPH03104127A (ja) 微細パターンの形成方法
JP2025541570A (ja) 選択的薄膜抵抗器およびその作製方法
JP2691175B2 (ja) パターン化酸化物超伝導膜形成法
JPS6035825B2 (ja) 半導体装置の製造方法
JPH05308182A (ja) 膜回路基板の製造方法
JPS63272064A (ja) 薄膜抵抗体を有する半導体装置
JP2760560B2 (ja) 回路基板
JP2850903B2 (ja) 薄膜キャパシタ及びその製造方法
JPS56130925A (en) Manufacture of semiconductor device
JPS6362301A (ja) 薄膜集積回路
JPH0140515B2 (ja)
JPS60182136A (ja) エツチング方法