JPH0724241B2 - 薄膜抵杭の製造方法 - Google Patents
薄膜抵杭の製造方法Info
- Publication number
- JPH0724241B2 JPH0724241B2 JP63220939A JP22093988A JPH0724241B2 JP H0724241 B2 JPH0724241 B2 JP H0724241B2 JP 63220939 A JP63220939 A JP 63220939A JP 22093988 A JP22093988 A JP 22093988A JP H0724241 B2 JPH0724241 B2 JP H0724241B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- resistance
- film resistor
- temperature coefficient
- tantalum nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はハイブリッド集積回路（HIC）等の薄膜抵抗回
路に関わる。特に薄膜抵抗体の抵抗値温度係数により回
路の温度特性を制御するものに関わる。
路に関わる。特に薄膜抵抗体の抵抗値温度係数により回
路の温度特性を制御するものに関わる。
従来の技術 従来の技術としては、例えば特開昭58−33802号公報に
示されるように窒化タンタル薄膜抵抗の製造において
は、窒化タンタル薄膜形成後に窒素雰囲気で500〜550℃
で熱処理することにより抵抗値温度係数を制御してき
た。また特開昭58−35958号公報に示されるように抵抗
率の違う窒化タンタル薄膜を同一基板上に形成するため
に、最初に基板上に第１の薄膜抵抗体を形成、パターニ
ングした後、この薄膜抵抗体表面を陽極酸化により酸化
タンタル（Ta2O5）に変えた後、第１の薄膜抵抗体とは
違う抵抗率を持った窒化タンタル薄膜を形成、エッチン
グの際に陽極酸化した酸化タンタルを第１の薄膜抵抗体
の保護膜とするプロセスが発明されている。
示されるように窒化タンタル薄膜抵抗の製造において
は、窒化タンタル薄膜形成後に窒素雰囲気で500〜550℃
で熱処理することにより抵抗値温度係数を制御してき
た。また特開昭58−35958号公報に示されるように抵抗
率の違う窒化タンタル薄膜を同一基板上に形成するため
に、最初に基板上に第１の薄膜抵抗体を形成、パターニ
ングした後、この薄膜抵抗体表面を陽極酸化により酸化
タンタル（Ta2O5）に変えた後、第１の薄膜抵抗体とは
違う抵抗率を持った窒化タンタル薄膜を形成、エッチン
グの際に陽極酸化した酸化タンタルを第１の薄膜抵抗体
の保護膜とするプロセスが発明されている。
発明が解決しようとする課題 現在、マイクロ波ICにおいてFETの温度特性補償の一方
法として第４図に示すような回路によりゲート−ソース
間バイアス電圧を制御する方法があるが、この場合R1，
R2の抵抗値温度係数が違う必要がある。このように同一
基板上に抵抗値温度係数が異なる抵抗体を２種類以上形
成する技術は、２種類の違う材料による薄膜抵抗体（例
えばNi−CrとTaN）を用いることにより実現されてき
た。しかし、窒化タンタル薄膜のように製造条件により
抵抗値温度係数を幅広く変化させられる材料があるにも
かかわらず同一の物質を用いて２種類の抵抗値温度係数
を持つ薄膜抵抗体を同一基板上に形成することはエッチ
ャントが同じこともあり容易に実現できなかった。また
２種類の違う物質を用いて異なる抵抗値温度係数を持っ
た薄膜抵抗体を形成する場合でも薄膜抵抗体の作成条件
を２種類の物質それぞれにおいて制御する必要があり、
任意の組合せの抵抗値温度係数を実現するためには多大
な努力を要した。さらに３種類の抵抗値温度係数を持つ
薄膜抵抗体を同一基板上に形成するためには、３種類の
違う抵抗値温度係数を持った薄膜抵抗体が必要であっ
た。
法として第４図に示すような回路によりゲート−ソース
間バイアス電圧を制御する方法があるが、この場合R1，
R2の抵抗値温度係数が違う必要がある。このように同一
基板上に抵抗値温度係数が異なる抵抗体を２種類以上形
成する技術は、２種類の違う材料による薄膜抵抗体（例
えばNi−CrとTaN）を用いることにより実現されてき
た。しかし、窒化タンタル薄膜のように製造条件により
抵抗値温度係数を幅広く変化させられる材料があるにも
かかわらず同一の物質を用いて２種類の抵抗値温度係数
を持つ薄膜抵抗体を同一基板上に形成することはエッチ
ャントが同じこともあり容易に実現できなかった。また
２種類の違う物質を用いて異なる抵抗値温度係数を持っ
た薄膜抵抗体を形成する場合でも薄膜抵抗体の作成条件
を２種類の物質それぞれにおいて制御する必要があり、
任意の組合せの抵抗値温度係数を実現するためには多大
な努力を要した。さらに３種類の抵抗値温度係数を持つ
薄膜抵抗体を同一基板上に形成するためには、３種類の
違う抵抗値温度係数を持った薄膜抵抗体が必要であっ
た。
したがってこの発明は、同一基板上に抵抗値温度係数の
違う窒化タンタル薄膜を用いて抵抗値温度係数が異なる
抵抗体を２種類以上形成すること、及び抵抗値温度係数
が実質的に０でない第１の薄膜抵抗体と実質的に０の第
２の薄膜抵抗体とを積層することにより第１の薄膜抵抗
体の抵抗値温度係数と第２の薄膜抵抗体の抵抗値温度係
数の間の抵抗値温度係数を持つ薄膜抵抗体と抵抗値温度
係数が実質的に０の薄膜抵抗体を同一基板上に形成する
こと、及び２種類の抵抗値温度係数を持った窒化タンタ
ル薄膜により３種類の抵抗値温度係数を持つ薄膜抵抗体
を同一基板上に形成することを目的とする。
違う窒化タンタル薄膜を用いて抵抗値温度係数が異なる
抵抗体を２種類以上形成すること、及び抵抗値温度係数
が実質的に０でない第１の薄膜抵抗体と実質的に０の第
２の薄膜抵抗体とを積層することにより第１の薄膜抵抗
体の抵抗値温度係数と第２の薄膜抵抗体の抵抗値温度係
数の間の抵抗値温度係数を持つ薄膜抵抗体と抵抗値温度
係数が実質的に０の薄膜抵抗体を同一基板上に形成する
こと、及び２種類の抵抗値温度係数を持った窒化タンタ
ル薄膜により３種類の抵抗値温度係数を持つ薄膜抵抗体
を同一基板上に形成することを目的とする。
課題を解決するための手段 すなわち、この発明の要旨とするところは絶縁性基板上
に薄膜抵抗を形成するプロセスにおいて薄膜抵抗が窒化
タンタルの場合には、抵抗値温度係数が違うとエッチン
グ速度が違うということを利用して同一基板上に抵抗値
温度係数の違う薄膜抵抗を形成するものである。及び抵
抗値温度係数が実質的に０でない第１の薄膜抵抗体と実
質的に０の第２の薄膜抵抗体とを積層することにより第
１の薄膜抵抗体の抵抗値温度係数と第２の薄膜抵抗体の
抵抗値温度係数の間の抵抗値温度係数を持つ薄膜抵抗体
と抵抗値温度係数が実質的に０の薄膜抵抗体を同一基板
上に形成するものである。及び２種類の抵抗値温度係数
をもった窒化タンタル薄膜により３種類の抵抗値温度係
数を持つ薄膜抵抗体を同一基板上に形成するものであ
る。
に薄膜抵抗を形成するプロセスにおいて薄膜抵抗が窒化
タンタルの場合には、抵抗値温度係数が違うとエッチン
グ速度が違うということを利用して同一基板上に抵抗値
温度係数の違う薄膜抵抗を形成するものである。及び抵
抗値温度係数が実質的に０でない第１の薄膜抵抗体と実
質的に０の第２の薄膜抵抗体とを積層することにより第
１の薄膜抵抗体の抵抗値温度係数と第２の薄膜抵抗体の
抵抗値温度係数の間の抵抗値温度係数を持つ薄膜抵抗体
と抵抗値温度係数が実質的に０の薄膜抵抗体を同一基板
上に形成するものである。及び２種類の抵抗値温度係数
をもった窒化タンタル薄膜により３種類の抵抗値温度係
数を持つ薄膜抵抗体を同一基板上に形成するものであ
る。
作用 本発明は以上の構成により、同一基板上に抵抗値温度係
数の違う窒化タンタル薄膜を用いて抵抗値温度係数が異
なる抵抗体を２種類以上形成すること、及び抵抗値温度
係数が実質的に０でない第１の薄膜抵抗体と実質的に０
の第２の薄膜抵抗体とを積層することにより第１の薄膜
抵抗体の抵抗値温度係数と第２の薄膜抵抗体の抵抗値温
度係数の間の抵抗値温度係数を持つ薄膜抵抗体と抵抗値
温度係数が実質的に０の薄膜抵抗体を同一基板上に形成
すること、及び２種類の抵抗値温度係数を持った窒化タ
ンタル薄膜により３種類の抵抗値温度係数を持つ薄膜抵
抗体を同一基板上に形成することが可能となる。
数の違う窒化タンタル薄膜を用いて抵抗値温度係数が異
なる抵抗体を２種類以上形成すること、及び抵抗値温度
係数が実質的に０でない第１の薄膜抵抗体と実質的に０
の第２の薄膜抵抗体とを積層することにより第１の薄膜
抵抗体の抵抗値温度係数と第２の薄膜抵抗体の抵抗値温
度係数の間の抵抗値温度係数を持つ薄膜抵抗体と抵抗値
温度係数が実質的に０の薄膜抵抗体を同一基板上に形成
すること、及び２種類の抵抗値温度係数を持った窒化タ
ンタル薄膜により３種類の抵抗値温度係数を持つ薄膜抵
抗体を同一基板上に形成することが可能となる。
実施例 以下、本発明の一実施例について図面を参照して詳細に
説明する。
説明する。
実施例１ 薄膜抵抗体として窒化タンタル薄膜を用い、特許請求範
囲第（１）項記載の方法により第４図に示すような回路
を形成した場合を第１図により説明する。基板として鏡
面研磨されたアルミナ基板101を用い（ａ）、第１の薄
膜抵抗体として窒化タンタル薄膜102を反応性スパッタ
リングによりおよそ4000Å形成した（ｂ）。この薄膜抵
抗体のシート抵抗は約25Ω／□、抵抗値温度係数はおよ
そ−1000ppmであった。この窒化タンタル薄膜を公知の
フォトリソグラフィー法によりパターニングする。レジ
ストにより所望のパターンを形成した後、エッチングを
行った（Ｃ）。次にその上に第２の薄膜抵抗体として窒
化タンタル薄膜103を同様に反応性スパッタリングによ
りおよそ800Å形成した（ｄ）。この薄膜抵抗体のシー
ト抵抗は約25Ω／□、抵抗値温度係数は実質的に0ppmで
ある。この窒化タンタル薄膜を公知のフォトリソグラフ
ィー法によりパターニングする。レジストにより所望の
パターンを形成した後、エッチングを行った（ｅ）。エ
ッチングはHF:HNO3：H2Ｏ＝1:1:2のエッチャントを用い
て行った。この組成のエッチャントを用いると第１の窒
化タンタル薄膜は２Å/secの速さで、また第２の窒化タ
ンタル薄膜は40Å/secの速さでエッチングされる。従っ
て不要な部分の第２の窒化タンタル薄膜がエッチングさ
れるまでに20secかかるわけであるが、実際にはエッチ
ング時間は25〜30secかかった。この５〜10secのオーバ
ーエッチングにより第１の窒化タンタル薄膜はエッチャ
ントにさらされエッチングされるけれどもエッチングさ
れる膜厚は10〜20Åと非常に薄く、この影響により第１
の窒化タンタル薄膜のシート抵抗、抵抗値温度係数は殆
ど影響を受けることはなかった。
囲第（１）項記載の方法により第４図に示すような回路
を形成した場合を第１図により説明する。基板として鏡
面研磨されたアルミナ基板101を用い（ａ）、第１の薄
膜抵抗体として窒化タンタル薄膜102を反応性スパッタ
リングによりおよそ4000Å形成した（ｂ）。この薄膜抵
抗体のシート抵抗は約25Ω／□、抵抗値温度係数はおよ
そ−1000ppmであった。この窒化タンタル薄膜を公知の
フォトリソグラフィー法によりパターニングする。レジ
ストにより所望のパターンを形成した後、エッチングを
行った（Ｃ）。次にその上に第２の薄膜抵抗体として窒
化タンタル薄膜103を同様に反応性スパッタリングによ
りおよそ800Å形成した（ｄ）。この薄膜抵抗体のシー
ト抵抗は約25Ω／□、抵抗値温度係数は実質的に0ppmで
ある。この窒化タンタル薄膜を公知のフォトリソグラフ
ィー法によりパターニングする。レジストにより所望の
パターンを形成した後、エッチングを行った（ｅ）。エ
ッチングはHF:HNO3：H2Ｏ＝1:1:2のエッチャントを用い
て行った。この組成のエッチャントを用いると第１の窒
化タンタル薄膜は２Å/secの速さで、また第２の窒化タ
ンタル薄膜は40Å/secの速さでエッチングされる。従っ
て不要な部分の第２の窒化タンタル薄膜がエッチングさ
れるまでに20secかかるわけであるが、実際にはエッチ
ング時間は25〜30secかかった。この５〜10secのオーバ
ーエッチングにより第１の窒化タンタル薄膜はエッチャ
ントにさらされエッチングされるけれどもエッチングさ
れる膜厚は10〜20Åと非常に薄く、この影響により第１
の窒化タンタル薄膜のシート抵抗、抵抗値温度係数は殆
ど影響を受けることはなかった。
実施例２ 薄膜抵抗体として窒化タンタル薄膜を用い、特許請求範
囲第（２）項記載の方法により第４図に示すような回路
を形成した場合を第２図により説明する。基板として鏡
面研磨されたアルミナ基板201を用い（ａ）、第１の薄
膜抵抗体として窒化タンタル薄膜202を反応性スパッタ
リングによりおよそ4000Å形成した（ｂ）。この薄膜抵
抗体のシート抵抗は約25Ω／□、抵抗値温度係数はおよ
そ−1000ppmであった。この窒化タンタル薄膜を公知の
フォトリソグラフィー法によりパターニングする。レジ
ストにより所望のパターンを形成した後、エッチングを
行った（ｃ）。次にその上に第２の薄膜抵抗体として窒
化タンタル薄膜203を同様に反応性スパッタリングによ
りおよそ800Å形成した（ｄ）。この薄膜抵抗体のシー
ト抵抗は25Ω／□、抵抗値温度係数は実質的に0ppmであ
る。この窒化タンタル薄膜を公知のフォトリソグラフィ
ー法によりパターニングする。レジストにより所望のパ
ターンを形成した後、エッチングを行った（ｅ）。パタ
ーニングの際、第１の窒化タンタル薄膜と第２の窒化タ
ンタル薄膜が積層されている部分を作成した。この第１
の窒化タンタル薄膜と第２の窒化タンタル薄膜が積層さ
れている部分の抵抗の合成シート抵抗はおよそ12.5Ω／
□、抵抗値温度係数は約−500ppmであった。また第１の
窒化タンタル薄膜と第２の窒化タンタル薄膜が積層され
ておらず、第２の窒化タンタル薄膜のみにより薄膜抵抗
体を形成している部分のシート抵抗は25Ω／□、抵抗値
温度係数は実質的に0ppmであった。
囲第（２）項記載の方法により第４図に示すような回路
を形成した場合を第２図により説明する。基板として鏡
面研磨されたアルミナ基板201を用い（ａ）、第１の薄
膜抵抗体として窒化タンタル薄膜202を反応性スパッタ
リングによりおよそ4000Å形成した（ｂ）。この薄膜抵
抗体のシート抵抗は約25Ω／□、抵抗値温度係数はおよ
そ−1000ppmであった。この窒化タンタル薄膜を公知の
フォトリソグラフィー法によりパターニングする。レジ
ストにより所望のパターンを形成した後、エッチングを
行った（ｃ）。次にその上に第２の薄膜抵抗体として窒
化タンタル薄膜203を同様に反応性スパッタリングによ
りおよそ800Å形成した（ｄ）。この薄膜抵抗体のシー
ト抵抗は25Ω／□、抵抗値温度係数は実質的に0ppmであ
る。この窒化タンタル薄膜を公知のフォトリソグラフィ
ー法によりパターニングする。レジストにより所望のパ
ターンを形成した後、エッチングを行った（ｅ）。パタ
ーニングの際、第１の窒化タンタル薄膜と第２の窒化タ
ンタル薄膜が積層されている部分を作成した。この第１
の窒化タンタル薄膜と第２の窒化タンタル薄膜が積層さ
れている部分の抵抗の合成シート抵抗はおよそ12.5Ω／
□、抵抗値温度係数は約−500ppmであった。また第１の
窒化タンタル薄膜と第２の窒化タンタル薄膜が積層され
ておらず、第２の窒化タンタル薄膜のみにより薄膜抵抗
体を形成している部分のシート抵抗は25Ω／□、抵抗値
温度係数は実質的に0ppmであった。
実施例３ 薄膜抵抗体として窒化タンタル薄膜を用い、特許請求範
囲第（３）項記載の方法により第４図に示すような回路
を形成した場合を第３図により説明する。基板として鏡
面研磨されたアルミナ基板301を用い（ａ）、第１の薄
膜抵抗体として窒化タンタル薄膜302を反応性スパッタ
リングによりおよそ4000Å形成した（ｂ）。この薄膜抵
抗体のシート抵抗は約25Ω／□、抵抗値温度係数はおよ
そ−1000ppmであった。この窒化タンタル薄膜を公知の
フォトリソグラフィー法によりパターニングする。レジ
ストにより所望のパターンを形成した後、エッチングを
行った（ｃ）。次にその上に第２の薄膜抵抗体として窒
化タンタル薄膜203を同様に反応性スパッタリングによ
りおよそ800Å形成した（ｄ）。この薄膜抵抗体のシー
ト抵抗は25Ω／□、抵抗値温度係数は実質的に0ppmであ
る。この窒化タンタル薄膜を公知のフォトリソグラフィ
ー法によりパターニングする。レジストにより所望のパ
ターンを形成した後、エッチングを行った（ｅ）。エッ
チングはHF:HNO3：H2Ｏ＝1:1:2のエッチャントを用いて
行った。この組成のエッチャントを用いると第１の窒化
タンタル薄膜は２Å/secの速さで、また第２の窒化タン
タル薄膜は40Å/secの速さでエッチングされる。従って
不要な部分の第２の窒化タンタル薄膜がエッチングされ
るまでに20secかかるわけであるが、実際にはエッチン
グ時間は25〜30secかかった。この５〜10secのオーバー
エッチングにより第１の窒化タンタル薄膜はエッチャン
トにさらされエッチングされるけれどもエッチングされ
る膜厚は10〜20Åと非常に薄く、この影響により第１の
窒化タンタル薄膜のシート抵抗、抵抗値温度係数は殆ど
影響を受けることはなかった。また、パターニングの
際、第１の窒化タンタル薄膜と第２の窒化タンタル薄膜
が積層されている部分を作成した。この第１の窒化タン
タル薄膜と第２の窒化タンタル薄膜が積層されている部
分の抵抗の合成シート抵抗はおよそ12.5Ω／□、抵抗値
温度係数は約−500ppmであった。また第１の窒化タンタ
ル薄膜と第２の窒化タンタル薄膜が積層されておらず、
第２の窒化タンタル薄膜のみにより薄膜抵抗体を形成し
ている部分のシート抵抗は25Ω／□、抵抗値温度係数は
実質的に0ppmであった。結果として第１の窒化タンタル
薄膜からなるシート抵抗25Ω／□、抵抗値温度係数が約
−1000ppmの薄膜抵抗体，第２の窒化タンタル薄膜から
なるシート抵抗25Ω／□、抵抗値温度係数が実質的に0p
pmの薄膜抵抗体，第１および第２の窒化タンタル薄膜が
積層されシート抵抗12.5Ω／□、抵抗値温度係数が約−
500ppmの３種類の薄膜抵抗体が２種類の窒化タンタル薄
膜を用いて同一基板上に形成できた。
囲第（３）項記載の方法により第４図に示すような回路
を形成した場合を第３図により説明する。基板として鏡
面研磨されたアルミナ基板301を用い（ａ）、第１の薄
膜抵抗体として窒化タンタル薄膜302を反応性スパッタ
リングによりおよそ4000Å形成した（ｂ）。この薄膜抵
抗体のシート抵抗は約25Ω／□、抵抗値温度係数はおよ
そ−1000ppmであった。この窒化タンタル薄膜を公知の
フォトリソグラフィー法によりパターニングする。レジ
ストにより所望のパターンを形成した後、エッチングを
行った（ｃ）。次にその上に第２の薄膜抵抗体として窒
化タンタル薄膜203を同様に反応性スパッタリングによ
りおよそ800Å形成した（ｄ）。この薄膜抵抗体のシー
ト抵抗は25Ω／□、抵抗値温度係数は実質的に0ppmであ
る。この窒化タンタル薄膜を公知のフォトリソグラフィ
ー法によりパターニングする。レジストにより所望のパ
ターンを形成した後、エッチングを行った（ｅ）。エッ
チングはHF:HNO3：H2Ｏ＝1:1:2のエッチャントを用いて
行った。この組成のエッチャントを用いると第１の窒化
タンタル薄膜は２Å/secの速さで、また第２の窒化タン
タル薄膜は40Å/secの速さでエッチングされる。従って
不要な部分の第２の窒化タンタル薄膜がエッチングされ
るまでに20secかかるわけであるが、実際にはエッチン
グ時間は25〜30secかかった。この５〜10secのオーバー
エッチングにより第１の窒化タンタル薄膜はエッチャン
トにさらされエッチングされるけれどもエッチングされ
る膜厚は10〜20Åと非常に薄く、この影響により第１の
窒化タンタル薄膜のシート抵抗、抵抗値温度係数は殆ど
影響を受けることはなかった。また、パターニングの
際、第１の窒化タンタル薄膜と第２の窒化タンタル薄膜
が積層されている部分を作成した。この第１の窒化タン
タル薄膜と第２の窒化タンタル薄膜が積層されている部
分の抵抗の合成シート抵抗はおよそ12.5Ω／□、抵抗値
温度係数は約−500ppmであった。また第１の窒化タンタ
ル薄膜と第２の窒化タンタル薄膜が積層されておらず、
第２の窒化タンタル薄膜のみにより薄膜抵抗体を形成し
ている部分のシート抵抗は25Ω／□、抵抗値温度係数は
実質的に0ppmであった。結果として第１の窒化タンタル
薄膜からなるシート抵抗25Ω／□、抵抗値温度係数が約
−1000ppmの薄膜抵抗体，第２の窒化タンタル薄膜から
なるシート抵抗25Ω／□、抵抗値温度係数が実質的に0p
pmの薄膜抵抗体，第１および第２の窒化タンタル薄膜が
積層されシート抵抗12.5Ω／□、抵抗値温度係数が約−
500ppmの３種類の薄膜抵抗体が２種類の窒化タンタル薄
膜を用いて同一基板上に形成できた。
発明の効果 以上この発明によれば、同一基板上に抵抗値温度係数の
違う窒化タンタル薄膜を用いて抵抗値温度係数が異なる
抵抗体を２種類以上形成すること、及び抵抗値温度係数
が実質的に０でない第１の薄膜抵抗体と実質的に０の第
２の薄膜抵抗体とを積層することにより第１の薄膜抵抗
体の抵抗値温度係数と第２の薄膜抵抗体の抵抗値温度係
数の間の抵抗値温度係数を持つ薄膜抵抗体と抵抗値温度
係数が実質的に０の薄膜抵抗体を同一基板上に形成する
こと、及び２種類の抵抗値温度係数を持った窒化タンタ
ル薄膜により３種類の抵抗値温度係数を持つ薄膜抵抗体
を同一基板上に形成することができる。なお第２の実施
例においては薄膜抵抗体を窒化タンタルに限定する必要
はなく、薄膜抵抗体として使用されている物質すべて使
用可能である。
違う窒化タンタル薄膜を用いて抵抗値温度係数が異なる
抵抗体を２種類以上形成すること、及び抵抗値温度係数
が実質的に０でない第１の薄膜抵抗体と実質的に０の第
２の薄膜抵抗体とを積層することにより第１の薄膜抵抗
体の抵抗値温度係数と第２の薄膜抵抗体の抵抗値温度係
数の間の抵抗値温度係数を持つ薄膜抵抗体と抵抗値温度
係数が実質的に０の薄膜抵抗体を同一基板上に形成する
こと、及び２種類の抵抗値温度係数を持った窒化タンタ
ル薄膜により３種類の抵抗値温度係数を持つ薄膜抵抗体
を同一基板上に形成することができる。なお第２の実施
例においては薄膜抵抗体を窒化タンタルに限定する必要
はなく、薄膜抵抗体として使用されている物質すべて使
用可能である。
また、窒化タンタル薄膜のエッチングレートが抵抗値温
度係数により変化する理由としては以下のように考えら
れる。通常、抵抗値温度係数が大きい窒化タンタル薄膜
は抵抗値温度係数が実質的に0ppmの膜よりも窒素分圧が
高い領域で作製される。つまり窒化タンタル薄膜内の窒
素の含有量により抵抗値温度係数が決定されると考えら
れるが、窒素の含有量が多くなるとタンタルの窒化率が
高くなり、エッチングされにくくなると考えられる。
度係数により変化する理由としては以下のように考えら
れる。通常、抵抗値温度係数が大きい窒化タンタル薄膜
は抵抗値温度係数が実質的に0ppmの膜よりも窒素分圧が
高い領域で作製される。つまり窒化タンタル薄膜内の窒
素の含有量により抵抗値温度係数が決定されると考えら
れるが、窒素の含有量が多くなるとタンタルの窒化率が
高くなり、エッチングされにくくなると考えられる。
第１図，第２図，第３図は本発明による薄膜抵抗作成時
の断面図、第４図はFETのゲート−ソース間にバイアス
電圧を与えるための回路図、第５図は窒化タンタル薄膜
の場合の抵抗値温度係数−エッチングレートの関係を示
したグラフである。（但し、エッチャントとしてHF:HNO
3：H2Ｏ＝1:1:2を用いた場合） 101……アルミナ基板、102……第１窒化タンタル薄膜、
103……第２窒化タンタル薄膜、201……アルミナ基板、
202……第１窒化タンタル薄膜、203……第２窒化タンタ
ル薄膜、301……アルミナ基板、302……第１窒化タンタ
ル薄膜、303……第２窒化タンタル薄膜。
の断面図、第４図はFETのゲート−ソース間にバイアス
電圧を与えるための回路図、第５図は窒化タンタル薄膜
の場合の抵抗値温度係数−エッチングレートの関係を示
したグラフである。（但し、エッチャントとしてHF:HNO
3：H2Ｏ＝1:1:2を用いた場合） 101……アルミナ基板、102……第１窒化タンタル薄膜、
103……第２窒化タンタル薄膜、201……アルミナ基板、
202……第１窒化タンタル薄膜、203……第２窒化タンタ
ル薄膜、301……アルミナ基板、302……第１窒化タンタ
ル薄膜、303……第２窒化タンタル薄膜。
Claims (3)
- 【請求項１】絶縁性基板上に第１の薄膜抵抗体として抵
抗値温度係数が実質的に０でない窒化タンタル薄膜を形
成、パターニングした後、第２の薄膜抵抗体として抵抗
値温度係数が実質的に０の窒化タンタル薄膜を形成し、
パターニングする際に第１の薄膜抵抗体より第２の薄膜
抵抗体のほうがエッチングされる速度が速いエッチャン
トを使用してエッチングし、２種類の異なる抵抗値温度
係数を持った薄膜抵抗体を同一基板上に形成する薄膜抵
抗の製造方法。 - 【請求項２】絶縁性基板上に第１の薄膜抵抗体として抵
抗値温度係数が実質的に０でない薄膜抵抗体を形成、パ
ターニングした後、第２の薄膜抵抗体として抵抗値温度
係数が実質的に０の薄膜抵抗体を形成し、パターニング
する際に第１の薄膜抵抗体と第２の薄膜抵抗体の積層さ
れた部分を形成することにより、抵抗値温度係数が実質
的に０の第２の薄膜抵抗体、及び第１の薄膜抵抗体の抵
抗値温度係数と第２の薄膜抵抗体の抵抗値温度係数の合
成された抵抗値温度係数を持つ薄膜抵抗体の２種類の異
なる抵抗値温度係数を持った薄膜抵抗体を同一基板上に
形成する薄膜抵抗の製造方法。 - 【請求項３】絶縁性基板上に第１の薄膜抵抗体として抵
抗値温度係数が実質的に０でない窒化タンタル薄膜を形
成、パターニングした後、第２の薄膜抵抗体として抵抗
値温度係数が実質的に０の窒化タンタル薄膜を形成し、
パターニングする際に第１の薄膜抵抗体より第２の薄膜
抵抗体のほうがエッチングされる速度が速いエッチャン
トを使用してエッチングし、さらに第１の薄膜抵抗体と
第２の薄膜抵抗体が積層された部分を形成することによ
り、抵抗値温度係数が実質的に０でない第１の薄膜抵抗
体、及び第１の薄膜抵抗体の抵抗値温度係数と第２の薄
膜抵抗体の抵抗値温度係数の合成された抵抗値温度係数
を持つ薄膜抵抗体、及び抵抗値温度係数が実質的に０の
第２の薄膜抵抗体の３種類の異なる抵抗値温度係数を持
つ薄膜抵抗体を同一基板上に２種類の異なる抵抗値温度
係数を持つ窒化タンタル薄膜で形成する薄膜抵抗の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63220939A JPH0724241B2 (ja) | 1988-09-02 | 1988-09-02 | 薄膜抵杭の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63220939A JPH0724241B2 (ja) | 1988-09-02 | 1988-09-02 | 薄膜抵杭の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0268901A JPH0268901A (ja) | 1990-03-08 |
| JPH0724241B2 true JPH0724241B2 (ja) | 1995-03-15 |
Family
ID=16758927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63220939A Expired - Lifetime JPH0724241B2 (ja) | 1988-09-02 | 1988-09-02 | 薄膜抵杭の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0724241B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5976944A (en) * | 1997-02-12 | 1999-11-02 | Harris Corporation | Integrated circuit with thin film resistors and a method for co-patterning thin film resistors with different compositions |
| US6441447B1 (en) | 1998-02-12 | 2002-08-27 | Intersil Corporation | Co-patterning thin-film resistors of different compositions with a conductive hard mask and method for same |
-
1988
- 1988-09-02 JP JP63220939A patent/JPH0724241B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0268901A (ja) | 1990-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0043451B1 (en) | Process for selectively forming refractory metal silicide layers on semiconductor devices | |
| JP2614403B2 (ja) | テーパエッチング方法 | |
| KR940008883B1 (ko) | 박막저항의 제조방법 | |
| US3458847A (en) | Thin-film resistors | |
| JPH0268901A (ja) | 薄膜抵抗の製造方法 | |
| US3594225A (en) | Thin-film resistors | |
| US4200502A (en) | Method for producing an electrical thin layer circuit | |
| JPH07245303A (ja) | 金属薄膜抵抗体の製造方法 | |
| GB1170521A (en) | Thin-Film Electrical Components | |
| JPS61247066A (ja) | 混成集積回路の製造方法 | |
| JP3229460B2 (ja) | 歪みゲージ | |
| JPH11354303A (ja) | 薄膜抵抗体及びその製造方法並びに当該薄膜抵抗体を内蔵した配線基板 | |
| JPH01166539A (ja) | 低温ドライエツチング方法および低温ドライエツチング装置 | |
| JPS6362301A (ja) | 薄膜集積回路 | |
| JPS5975676A (ja) | 歪センサ | |
| JPH0786004A (ja) | 薄膜抵抗材料及び薄膜抵抗器の製造方法 | |
| JP3105746B2 (ja) | 超伝導集積回路の製造方法及び超伝導集積回路 | |
| JPH06151124A (ja) | 薄膜抵抗体の製造方法 | |
| JPH0344007A (ja) | 薄膜抵抗体の製造方法 | |
| JPH0620803A (ja) | 薄膜抵抗器及び薄膜抵抗器の製造方法 | |
| JPH0331201B2 (ja) | ||
| JPH03104127A (ja) | 微細パターンの形成方法 | |
| JPH038368A (ja) | 薄膜抵抗体の形成方法 | |
| JPS63272064A (ja) | 薄膜抵抗体を有する半導体装置 | |
| JPH07240403A (ja) | エッチング方法 |