JPH0268935A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0268935A JPH0268935A JP63220544A JP22054488A JPH0268935A JP H0268935 A JPH0268935 A JP H0268935A JP 63220544 A JP63220544 A JP 63220544A JP 22054488 A JP22054488 A JP 22054488A JP H0268935 A JPH0268935 A JP H0268935A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- emitter
- concentration
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置、特に単結晶シリコンより広い禁止
帯幅をもつ材料を構成材料の１つとするトランジスタ構
造に関し、さらに詳述すれば単結晶シリコンの表面に該
単結晶シリコンと接合を形成する異種半導体をエミッタ
として有するトランジスタに関するものである。
帯幅をもつ材料を構成材料の１つとするトランジスタ構
造に関し、さらに詳述すれば単結晶シリコンの表面に該
単結晶シリコンと接合を形成する異種半導体をエミッタ
として有するトランジスタに関するものである。
シリコンより広い禁止帯幅をもつ材料を７リココンバイ
ボーラトランジスタのエミッタ材料として用いれば（ワ
イドギャップエミッタ）、エミッタ注入効率の増加をも
たらし、ベース層の不純物濃度が高い場合においても高
いｈＦｌを期待できる。
ボーラトランジスタのエミッタ材料として用いれば（ワ
イドギャップエミッタ）、エミッタ注入効率の増加をも
たらし、ベース層の不純物濃度が高い場合においても高
いｈＦｌを期待できる。
ベース層の不純物濃度が高い場合は、ベース層幅を狭く
しベース走行時間を短かくすることができ、更に、ベー
ス抵抗を下げることができるので、バイポーラトランジ
スタの高速化が期待できる。
しベース走行時間を短かくすることができ、更に、ベー
ス抵抗を下げることができるので、バイポーラトランジ
スタの高速化が期待できる。
ところで、かかるバイポーラトランジスタにおいて、シ
リコンとの広禁止帯幅ヘテロ接合材料として、結晶Ｇａ
Ａｓ 、結晶ＧａＰ 、単結晶ＳｉＣなどが検討されて
いる。
リコンとの広禁止帯幅ヘテロ接合材料として、結晶Ｇａ
Ａｓ 、結晶ＧａＰ 、単結晶ＳｉＣなどが検討されて
いる。
しかしながら、これらの単結晶系材料では格子定数が決
まっているため、単結晶シリコン上に形成する場合、単
結晶シリコンの格子定数との不整合に由来する界面準位
密度が多くなり、そのため界面再結合電流が多く、高い
り、、 ｆｔ、期待することができないという欠点があ
った。また、他のへテロ接合材料として、酸素ドープ多
結晶５ｔ（ＳＩＰＯ８）、微結晶シリコンなども試みら
れている。これらの材料は、結晶系へテロ材料より界面
準位密度は低いがまだ充分ではない。更に、抵抗が高く
、トランジスタの高速化を阻害するという欠点もあった
。
まっているため、単結晶シリコン上に形成する場合、単
結晶シリコンの格子定数との不整合に由来する界面準位
密度が多くなり、そのため界面再結合電流が多く、高い
り、、 ｆｔ、期待することができないという欠点があ
った。また、他のへテロ接合材料として、酸素ドープ多
結晶５ｔ（ＳＩＰＯ８）、微結晶シリコンなども試みら
れている。これらの材料は、結晶系へテロ材料より界面
準位密度は低いがまだ充分ではない。更に、抵抗が高く
、トランジスタの高速化を阻害するという欠点もあった
。
また、微結晶シリコンでは、耐熱性が低いという問題点
もあった。
もあった。
本発明は以上の点に鑑み、このような問題点を解決する
ために冷されたもので、その目的は、シリコンとのへテ
ロ接合部の界面準位が少なく、構成膜の抵抗が低く、広
い範囲で禁止帯幅を制御できる物質をエミッタ材料とし
て用いると共に、高濃度に不純物添加を行なった薄いベ
ース層を用いて、高いｈ□をもつ高速度のバイポーラト
ランジスタを提供することにある。
ために冷されたもので、その目的は、シリコンとのへテ
ロ接合部の界面準位が少なく、構成膜の抵抗が低く、広
い範囲で禁止帯幅を制御できる物質をエミッタ材料とし
て用いると共に、高濃度に不純物添加を行なった薄いベ
ース層を用いて、高いｈ□をもつ高速度のバイポーラト
ランジスタを提供することにある。
上記の目的を達成するため、本発明は、ペテロ接合トラ
ンジスタにおいて、シリコンより広い禁止帯幅をもつエ
ミッタ領域とシリコンのペース領域との間に、新規な材
料である砒素を５％以上含むシリコンの薄層を介在させ
ることｆｊｒ：％徴とするものでちる。
ンジスタにおいて、シリコンより広い禁止帯幅をもつエ
ミッタ領域とシリコンのペース領域との間に、新規な材
料である砒素を５％以上含むシリコンの薄層を介在させ
ることｆｊｒ：％徴とするものでちる。
したがって、本発明においては、砒素が５％以上含まれ
たシリコンは、ペテロ界面準位の発生を抑制する効果が
ある。このため、シリコンより広い禁止帯幅をもつエミ
ッタ材料の種類選択の自由度が高くできる。さらに、従
来界面準位の抑制に対して効果的であると報告のあった
水素を高濃度に含んだシリコンより熱的安定性に優れて
いる。
たシリコンは、ペテロ界面準位の発生を抑制する効果が
ある。このため、シリコンより広い禁止帯幅をもつエミ
ッタ材料の種類選択の自由度が高くできる。さらに、従
来界面準位の抑制に対して効果的であると報告のあった
水素を高濃度に含んだシリコンより熱的安定性に優れて
いる。
以下、本発明を図面に示す実施例に基づいて詳細に説明
する。
する。
第１図は本発明の一実施例によるヘテロバイポーラトラ
ンジスタの断面構造図であり、ここでは、従来構造のｎ
ｐｎ ）ランジスタを基本にしてエミッタ構造に持たせ
た例を示す。同図において、１はｐ形シリコン基板、２
はｎ＋コレクタ埋め込み層、３はｎコレクタ層、４はｐ
ベース層、５はワイドギャップエミッタ材料である。ま
た、６はＡｔなどの金属あるいは多結晶シリコンからな
るコレクタ、ペースおよびエミッタの各電極、γは５ｔ
Ｏ１などの分離用絶縁物、８は砒素（Ａｓ ）を５％以
上含むシリコン層（以下、５ｉＡｓ と記す）である。
ンジスタの断面構造図であり、ここでは、従来構造のｎ
ｐｎ ）ランジスタを基本にしてエミッタ構造に持たせ
た例を示す。同図において、１はｐ形シリコン基板、２
はｎ＋コレクタ埋め込み層、３はｎコレクタ層、４はｐ
ベース層、５はワイドギャップエミッタ材料である。ま
た、６はＡｔなどの金属あるいは多結晶シリコンからな
るコレクタ、ペースおよびエミッタの各電極、γは５ｔ
Ｏ１などの分離用絶縁物、８は砒素（Ａｓ ）を５％以
上含むシリコン層（以下、５ｉＡｓ と記す）である。
この：うなトランジスタの製造方法の一具体例を次に述
べる。第１図において、符号１．２，３゜４．６および
Ｔの各部を形成する方法については、従来の公知の方法
と特に異なるところはない。ただし、ｐ型ベース層４は
、通常のバイポーラトランジスタの不純物濃度より高濃
度とし、本実施例ではｌ、５ＸＩＱ ａｔｏｍ／１Ｙ
ｎ２〜ｌＸｌ０ ａｔ□ｍ／ｚ２のボロン（Ｂ）をイ
オン打ち込み法によシ添加し、このときペース層厚は１
０００ Ｘであった。 これは、ペースの平均不純物濃
度１．５ Ｘ １０１８〜１×１０２０／ｃｒｎ５に相
当する。
べる。第１図において、符号１．２，３゜４．６および
Ｔの各部を形成する方法については、従来の公知の方法
と特に異なるところはない。ただし、ｐ型ベース層４は
、通常のバイポーラトランジスタの不純物濃度より高濃
度とし、本実施例ではｌ、５ＸＩＱ ａｔｏｍ／１Ｙ
ｎ２〜ｌＸｌ０ ａｔ□ｍ／ｚ２のボロン（Ｂ）をイ
オン打ち込み法によシ添加し、このときペース層厚は１
０００ Ｘであった。 これは、ペースの平均不純物濃
度１．５ Ｘ １０１８〜１×１０２０／ｃｒｎ５に相
当する。
次にＳ ｉＡｓ層８を形成した。この形成方法としては
、ＳｉＨ４あるいはＳｉ、Ｈ，及びＡＳＨ３等を用いた
プラズマＣＶＤあるいは通常のＣＶＤ法等が使用できる
。５ｉＡｓ層８の厚さとして例えば１００Ｘを設定した
。また、ワイドギヤツブエミッタ材料５としてはＡ８あ
るいはＰをドーグした５ｔ（１−Ｘ）Ｃｘ層をプラズマ
ＣＶＤ法によシ形成した。その厚さは例えば０．２μｍ
にとった。次いで、エミッタ開口部以外の不要部分をＣ
Ｆ４−０１系プラズマを用い之ドライエツチング法によ
り除去し、アルミニウムからなる電極６を公知の方法で
形成して、第１図に示すようなＳｉＡ＋層８をヘテロ接
合に有するバイポーラトランジスタを得る。
、ＳｉＨ４あるいはＳｉ、Ｈ，及びＡＳＨ３等を用いた
プラズマＣＶＤあるいは通常のＣＶＤ法等が使用できる
。５ｉＡｓ層８の厚さとして例えば１００Ｘを設定した
。また、ワイドギヤツブエミッタ材料５としてはＡ８あ
るいはＰをドーグした５ｔ（１−Ｘ）Ｃｘ層をプラズマ
ＣＶＤ法によシ形成した。その厚さは例えば０．２μｍ
にとった。次いで、エミッタ開口部以外の不要部分をＣ
Ｆ４−０１系プラズマを用い之ドライエツチング法によ
り除去し、アルミニウムからなる電極６を公知の方法で
形成して、第１図に示すようなＳｉＡ＋層８をヘテロ接
合に有するバイポーラトランジスタを得る。
ここにおいて、第２図にＣＶＤ法により５ｉＡｓを形成
した場合のＳ ｉ 、Ｈ，とＡｓＨ、との流量比と膜中
の砒素（Ａ８）含有量の関係を示す。
した場合のＳ ｉ 、Ｈ，とＡｓＨ、との流量比と膜中
の砒素（Ａ８）含有量の関係を示す。
また、本発明の効果を示す前段階として、はじめに、ワ
イドギャップエミッタ材料を使用しないでＳｉＡ＋ｓの
みを０．２μｍ堆積し、それをエミッタに使用し之場合
の砒素の効果全第３図に示す。この図において、横軸は
ペースへのポロン注大量が、縦軸はトランジスタの電流
増幅率ｈＦＥがとってあり、砒素含有量（Ａｓ＝２％以
下、５％、１０％。
イドギャップエミッタ材料を使用しないでＳｉＡ＋ｓの
みを０．２μｍ堆積し、それをエミッタに使用し之場合
の砒素の効果全第３図に示す。この図において、横軸は
ペースへのポロン注大量が、縦軸はトランジスタの電流
増幅率ｈＦＥがとってあり、砒素含有量（Ａｓ＝２％以
下、５％、１０％。
２０％）全ハラメータとし、ｈｌつとトランジスタのペ
ース濃度依存性を示し次。本実験範囲の砒素濃度が２％
以上では、エミッタのキャリア濃度は殆ど変化せず、む
しろ砒素濃度の増加とともにキャリア濃度がやや低下す
る。しかしながら、第３図かられかるように、砒素含有
量の多い方が低ペース濃度ではｈｙ＋ｃが高い。これは
、ヘテロ界面における砒素がシリコンあるいは炭素の未
結合手と三配位で結合して界面準位不活性化しているた
めである。
ース濃度依存性を示し次。本実験範囲の砒素濃度が２％
以上では、エミッタのキャリア濃度は殆ど変化せず、む
しろ砒素濃度の増加とともにキャリア濃度がやや低下す
る。しかしながら、第３図かられかるように、砒素含有
量の多い方が低ペース濃度ではｈｙ＋ｃが高い。これは
、ヘテロ界面における砒素がシリコンあるいは炭素の未
結合手と三配位で結合して界面準位不活性化しているた
めである。
しかし、高ペース濃度ではｈ□の砒素濃度依存性がない
。これは、シリコン砒素化合物にはワイドギャップの効
果がないために、ペースの高濃度化によりエミッタの注
入効率が低下することを示している。
。これは、シリコン砒素化合物にはワイドギャップの効
果がないために、ペースの高濃度化によりエミッタの注
入効率が低下することを示している。
次に、砒素含有量を２％にした５ＩＡｓ層を１００叉形
成したのち、ワイドギャップエミッタ材料５として０．
２μｍの８１（１−ｘ）Ｃｘ 層を形成し、その炭素
濃度Ｘ（Ｃ＝Ｏ％、３％、７％、１５％）を変化させた
ときのｈＦＩｃをペース濃度の関数として第４図に示す
。この第４図かられかるように、炭素濃度が増加し、充
分にワイドギャップになると、ペース濃度が高くなって
もｈ□の減少が少ない。しかし、界面準位の影響のため
炭素濃度の増加によるｈ□の増加は頭打になり、ＬＳＩ
構成に必要な値を得ることができない。
成したのち、ワイドギャップエミッタ材料５として０．
２μｍの８１（１−ｘ）Ｃｘ 層を形成し、その炭素
濃度Ｘ（Ｃ＝Ｏ％、３％、７％、１５％）を変化させた
ときのｈＦＩｃをペース濃度の関数として第４図に示す
。この第４図かられかるように、炭素濃度が増加し、充
分にワイドギャップになると、ペース濃度が高くなって
もｈ□の減少が少ない。しかし、界面準位の影響のため
炭素濃度の増加によるｈ□の増加は頭打になり、ＬＳＩ
構成に必要な値を得ることができない。
次に、本発明の作用効果を示すものとして、ワイドギャ
ップエミッタ材料８１１−ｘＣＸの炭素濃度を７係にと
シ、５ＩＡｓ層は厚さ１００Ｘのままその砒素の含有量
（Ａｓ ＝ ２％以下、５％、１０％。
ップエミッタ材料８１１−ｘＣＸの炭素濃度を７係にと
シ、５ＩＡｓ層は厚さ１００Ｘのままその砒素の含有量
（Ａｓ ＝ ２％以下、５％、１０％。
２０％）を増加させた場合のｈＦＩｃのペース濃度依存
性を第５図に示す。この第５図かられかるように、５ｉ
Ａｓの砒素濃度が５％を越えると、界面準位の影響が少
なくなり、ｈＦｌが増加してＬＳＩ構成に必要な値であ
る５０〜１００を得ている。従来は界面準位の影響を無
くすために水素を多量に含むシリコン層を使っていたが
、このような場合は４００℃以上の熱処理により水素が
減少するために特性が劣化してい念。しかし、本発明の
５ｉＡａによる界面準位の不活性化構造では、Ａｓの拡
散が顕著になる９００℃程度まで特性の劣化を生じない
。
性を第５図に示す。この第５図かられかるように、５ｉ
Ａｓの砒素濃度が５％を越えると、界面準位の影響が少
なくなり、ｈＦｌが増加してＬＳＩ構成に必要な値であ
る５０〜１００を得ている。従来は界面準位の影響を無
くすために水素を多量に含むシリコン層を使っていたが
、このような場合は４００℃以上の熱処理により水素が
減少するために特性が劣化してい念。しかし、本発明の
５ｉＡａによる界面準位の不活性化構造では、Ａｓの拡
散が顕著になる９００℃程度まで特性の劣化を生じない
。
次だし、ＣＶＤ法により５ｉＡｓ ｋ形成した場合、砒
素濃度が４０％以上になると、５ｉＡｓ膜に１あれ」が
生ずるため、精密な膜厚制御が困難になる。このため、
実用的には砒素濃度は４０％以下になる。
素濃度が４０％以上になると、５ｉＡｓ膜に１あれ」が
生ずるため、精密な膜厚制御が困難になる。このため、
実用的には砒素濃度は４０％以下になる。
一方、従来、報告されているエミッタ材料にもＡｓを添
加する方法は報告されている。しかし、従来の報告では
砒素濃度は高々１〜２％である。
加する方法は報告されている。しかし、従来の報告では
砒素濃度は高々１〜２％である。
本発明では、ワイドギャップエミッタ材料５とシリコン
基板上のベース層５との間に砒素を５％以上添加したシ
リコン層を介在させることによって、ヘテロ界面特性を
顕著に向上させており、従来技術とは全く異なるもので
ある。つまり、エミッタ材料として本発明によるＳ ｉ
Ａｓ材料構成をエミッタに適用すると、高濃度ペースに
おいてｈｒｚが高く、電流密度が高くとれ、高速で動作
するヘテロバイポーラトランジスタを得ることができる
。
基板上のベース層５との間に砒素を５％以上添加したシ
リコン層を介在させることによって、ヘテロ界面特性を
顕著に向上させており、従来技術とは全く異なるもので
ある。つまり、エミッタ材料として本発明によるＳ ｉ
Ａｓ材料構成をエミッタに適用すると、高濃度ペースに
おいてｈｒｚが高く、電流密度が高くとれ、高速で動作
するヘテロバイポーラトランジスタを得ることができる
。
なお、本実施例では！３１Ａｓ層の厚さ＠ １００１と
したが、この値は５ＩＡｓの堆積再現性が確保できれば
、さらに小さい方がよい。しかし、５ｉＡＢ中の少数担
体の拡散長以下の厚さであれば、本発明の効果が得られ
ることは言うまでもない。また、ワイドギャップエミッ
タ材料としては５ＩＣｘ以外に、水素化アモルファス３
ｉ 、水素化微結晶８１゜酸素あるいは窒素を含む微結
晶あるいはアモルファスＳｌなどを用いても同等の効果
が得られることは勿論である。
したが、この値は５ＩＡｓの堆積再現性が確保できれば
、さらに小さい方がよい。しかし、５ｉＡＢ中の少数担
体の拡散長以下の厚さであれば、本発明の効果が得られ
ることは言うまでもない。また、ワイドギャップエミッ
タ材料としては５ＩＣｘ以外に、水素化アモルファス３
ｉ 、水素化微結晶８１゜酸素あるいは窒素を含む微結
晶あるいはアモルファスＳｌなどを用いても同等の効果
が得られることは勿論である。
以上説明したように本発明は、エミッタを禁止帯幅の広
い半導体とするヘテロバイポーラトランジスタにおいて
、ヘテロ界面における再結合電流を低減することができ
る。その結果、バイポーラトランジスタにおいて高い電
流増幅率を維持したままベース層不純物濃度を高め、ベ
ース層を薄くできるため、トランジスタの高速化を図る
ことができる。
い半導体とするヘテロバイポーラトランジスタにおいて
、ヘテロ界面における再結合電流を低減することができ
る。その結果、バイポーラトランジスタにおいて高い電
流増幅率を維持したままベース層不純物濃度を高め、ベ
ース層を薄くできるため、トランジスタの高速化を図る
ことができる。
第１図は本発明の一実施例によるヘテロ接合を有するバ
イポーラトランジスタの断面構造図、第２図はＳｉ、Ｈ
，とＡｓＨ３流量比と砒素含有量の関係を示す図、第３
図は５ＩＡｓのみをエミッタとしてその砒Ｘ濃度を変化
させたときのトランジスタの電流増幅率のペース濃度依
存性を示す図、第４図は５ＩＡａ層の砒素濃度を２％に
固定してワイドギャップエミッタ材料Ｓｉ、、Ｃｘの炭
素濃度を変化させたときのトランジスタの電流増幅率の
ペース濃度依存性を示す図、第５図はワイドギャップエ
ミッタ材料８１．−エＣｘの炭素濃度を５％にして５ｉ
Ａｓ層の砒素濃度を変化させたときのトランジスタの電
流増幅率のベース濃度依存性全示す図である。 １φ・・−ｐ型シリコン基板、２・ψ・・ｎ＋コレクタ
埋め込み層、４・・・・Ｐペース層、５・・・・ワイド
ギャップエミッタ材料、６・・・・電極、７・・・・分
離用絶縁物、８・・・・５ｔＡｓ層。 特許出願人 日本電信電話株式会社
イポーラトランジスタの断面構造図、第２図はＳｉ、Ｈ
，とＡｓＨ３流量比と砒素含有量の関係を示す図、第３
図は５ＩＡｓのみをエミッタとしてその砒Ｘ濃度を変化
させたときのトランジスタの電流増幅率のペース濃度依
存性を示す図、第４図は５ＩＡａ層の砒素濃度を２％に
固定してワイドギャップエミッタ材料Ｓｉ、、Ｃｘの炭
素濃度を変化させたときのトランジスタの電流増幅率の
ペース濃度依存性を示す図、第５図はワイドギャップエ
ミッタ材料８１．−エＣｘの炭素濃度を５％にして５ｉ
Ａｓ層の砒素濃度を変化させたときのトランジスタの電
流増幅率のベース濃度依存性全示す図である。 １φ・・−ｐ型シリコン基板、２・ψ・・ｎ＋コレクタ
埋め込み層、４・・・・Ｐペース層、５・・・・ワイド
ギャップエミッタ材料、６・・・・電極、７・・・・分
離用絶縁物、８・・・・５ｔＡｓ層。 特許出願人 日本電信電話株式会社
Claims (1)
- 単結晶シリコンの表面に、該単結晶シリコンと接合を形
成する異種半導体をエミッタとして有するトランジスタ
において、上記単結晶シリコンと異種半導体層との間に
砒素を５％以上含有するシリコン層を介在させることを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63220544A JPH0268935A (ja) | 1988-09-05 | 1988-09-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63220544A JPH0268935A (ja) | 1988-09-05 | 1988-09-05 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0268935A true JPH0268935A (ja) | 1990-03-08 |
Family
ID=16752653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63220544A Pending JPH0268935A (ja) | 1988-09-05 | 1988-09-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0268935A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006511084A (ja) * | 2002-12-20 | 2006-03-30 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 半導体装置の製造方法 |
-
1988
- 1988-09-05 JP JP63220544A patent/JPH0268935A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006511084A (ja) * | 2002-12-20 | 2006-03-30 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4959702A (en) | Si-GaP-Si heterojunction bipolar transistor (HBT) on Si substrate | |
| JP2611640B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| US5965931A (en) | Bipolar transistor having base region with coupled delta layers | |
| JPH0268935A (ja) | 半導体装置 | |
| JP3227083B2 (ja) | バイポーラトランジスタの作製方法 | |
| JPH047096B2 (ja) | ||
| CN117012814B (zh) | InP基异质结双极性晶体管的外延结构及其制备方法 | |
| JPS59106154A (ja) | 半導体装置 | |
| JP2000031162A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH1074700A (ja) | 半導体結晶成長方法 | |
| JPH0249432A (ja) | ヘテロバイポーラトランジスタ | |
| JP3326378B2 (ja) | 半導体装置 | |
| JP3093464B2 (ja) | ホットエレクトロントランジスタ | |
| JP3300645B2 (ja) | 半導体装置及びその製造方法 | |
| JPH01296664A (ja) | ヘテロ接合型デバイス | |
| JPH08153683A (ja) | シリコン基板上化合物半導体装置及びその製造方法 | |
| JPH05275467A (ja) | 化合物半導体装置およびその製造方法 | |
| JP2002025922A (ja) | Ｉｉｉ−ｖ族化合物半導体の製造方法 | |
| JPH01211912A (ja) | 半導体基板 | |
| JPS63274175A (ja) | ヘテロ接合素子及びその製造方法 | |
| JPH02142138A (ja) | 半導体装置及びその製造方法 | |
| JPH03292740A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPH031541A (ja) | 半導体装置及びその製造方法 | |
| JPH03263870A (ja) | バイポーラトランジスタ | |
| JPH02170540A (ja) | 半導体装置 |