JPH0269852A - 情報転送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、電子計算機のチャネル制御装置と入出力制
御装置間における情報転送を制御する情報転送装置に関
するものである。

〔従来の技術〕

第４図は従来の情報転送装置の全体構成図である。図に
おいて、（１）は入出力制御装置とのデータ転送を制御
するチャネル制御装置、（ｌａ）は入出力制御装置（１
）より転送されたデータを保持するデータレジスタ、（
１ｂ）はデータレジスタ（１ａ）に入るストロープ信号
を遅らせるデイレ−回路、（２）は第１番目の入出力制
御装置（以下ｌ０Ｃ１）、（３）は第２番目の入出力制
御装置（以下ｒｏｃ２）、（４）は第３番目の入出力制
御装置（以下ＩＯＣ３）　　（５）は第ｎ番目の入出力
制御装置（以下１０ｃｎ）、（６）はチャネル制御装置
と１０ＣＩを接続する信号ケーブル、（７）はｌ０Ｃ１
とｌ０Ｃ２を接続する信号ケーブル、（９）は１０　Ｃ
（ｎ−１）　とｌ０Ｃｎとを接続する信号ケーブル、（
ｌＯ）はターミネータを示す。

第５図は各入出力制御装置（２）〜（５）より出力され
るデータ出力タイミングとこれらデータをすンプリング
するサンプリングパルスの出力タイミングを示すタイミ
ングチャートである。図において、（キ）は起動信号を
示す。（イ）はｌ０ＣＩより送出されたデータタイミン
グ、（ロ）はｌ０Ｃ２より送出されたデータタイミング
、（ハ）はｌ０Ｃ３より送出されたデータタイミング、
（：）はｌ０Ｃｎより送出されたデータタイミング、（
ホ）は各■ＯＣから送出されたデータをサンプリングす
るストロープタイミングである。

次に上記構成にもとづいて従来装置の動作について説明
する。Ｉ　ＯＣ１（２）から出力された信号は信号ケー
ブル（６）を通ってチャネル制御装置（１）に到達し、
そこでデータは設定遅延時間後、デイレ−されたストロ
ープ信号でデータレジスタ（１ａ）にサンプルされる。

Ｉ　ＯＣ２（３）から出力された信号は、ケーブル（７
）を通り、Ｉ　ＯＣ１（２）を電気的にバスした後、ケ
ーブル（６）を通ってチャネル制御装置（１）に到達し
、そこでｌ０ＣＩ（２）から出力された信号同様、デー
タレジスタ（ｌａ）にサンプルされることになる。更に
、１０　Ｃ３（４）から出力された信号はケーブル（８
）を通り、Ｉ　ＯＣ２（３）　を電気的にバイパスして
信号ケーブル（７）を通り、次にＩ　ＯＣ１（２）を電
気的にバイパスし、信号ケーブル（６）を通ってチャネ
ル制御装置（１）に到達する。そして前記同様にデータ
レジスタ（ｌａ）はデータをサンプルする。

１０　Ｃｎ　（５）から出た信号は、信号ケーブル（９
）を通り、順次前段のＩＯＣ，信号ケーブルを通りチャ
ネル制御装置（１）へ到達し、チャネル制御装置（１）
ではその信号をデータレジスタ（１ａ）にデイレ−され
たストロープ信号を用いてサンプルする。

起動信号からデータが返送されるまでの時間は、第５図
に示すようにチャネル制御装置（１）から遠い所、即ち
信号ケーブルを多く通ってくる信号はど遅れが大きい。

従ってチャネル制御装置（１）でデータサンプルする場
合、ストロープタイミングは、−各信号の遅れる最遠端
のＩ　ＯＣｎの遅れに合せてたデイレ−時間をもってお
り、このタイミングで全１０Ｃのデータがデータレジス
タ（ｌａ）にサンプルできるようにしている。

〔発明が解決しようとする課題〕

従来の情報転送装置においては、チャネル制御装置のデ
ータレジスタに転送されてきたデータを、保持させる為
のストロープ信号の出力タイミングを設定する際、チャ
ネル制御装置より最も離隔して配置された入出力制御装
置より転送されて来る信号の転送時間に合せて設定して
いた。そのためチャネル制御装置との距離が最も近い入
出力制御装置から転送されて来るデータに関しても上記
のような訳で、設定された時間経過後に出力されるスト
ロープ信号によってデータがデータレジスタに保持され
るので、データサンプル時間に無駄が生じる問題点があ
った。

この発明は上記のような問題点を解消するためになされ
たもので、無駄なデータサンプル時間を無くし、最適な
データサンプリング時間を設定して情報転送の高度化を
実現する情報転送装置を得ることを目的とする。

〔課題を解決するための手段） 、この発明に係る情報転送装置は、離隔配置された複数
の入出力制御装置よりチャネルを介して転送されて来る
情報をデータレジスタに保持するチャネル制御装置に、
各入出力制御装置よりチャネル制御装置への情報転送時
間を計測しコード化して記憶すると共に、入出力制御装
置に該当するコード信号を、入出力制御装置選択信号に
対応して出力するタイマと、上記各情報転送時間に合っ
た遅延時間を設定し、データレジスタへのストロープ信
号を遅延出力する遅延回路群と、上記タイマより出力さ
れるコード信号に応じて上記遅延回路群より該当遅延回
路出力を選択するセレクタを設けたものでる。

（作　用〕 この発明によれば、特定の入出力制御装置を選択する信
号がタイマに人力されると、タイマからは各入出力制御
装置の情報転送時間に応じて設定されたコードが選択信
号に基づいてセレクタへ選択出力され、そしてこのセレ
クタは上記情報転送時間に合った遅延時間を有する遅延
回路を選択し、ストロープ信号をデータレジスタへ遅延
出力することで、各入出力制御装置からの転送情報は転
送時間に合った時間でデータレジスタへ転送される。

〔実施例〕

以下、この発明の一実施例を図について説明する。

第１図において（１）はチャネル制御装置、（１ａ）は
入出力制御装置より転送されたデータを保持するデータ
レジスタ、（ｌｂ）、　（ｌｃ）、　（ｌｄｌはデータ
レジスタに入るストロープ信号を遅らせるデイレ−回路
であり、デイレ−値がそれぞね順に大きくなっている。

（１ｆ）はデイレ−回路の１つを選択するセレクタ、（
１ｇ）は信号のデイレ−を測定するタイマ、（２）は入
出力制御装置１（以下１０ＣＩ）。

（３）は入出力制御装置２（以下ｌ０Ｃ２）、（４）は
入出力制御装置３（以下ｌ０Ｃ３）、（６）はチャネル
制御装置とｌ０ＣＩを接続する信号ケーブル、（７）は
ｌ０ＣＩとｌ０Ｃ２を接続する信号ケーブル、（８）は
ｌ０Ｃ２とｌ０Ｃ３を接続する信号ケーブル、（ｌＯ）
はターミネータ、（２ａ）は１０　Ｃ１（２）が選ばれ
る場合スイッチが（ｐ）側に倒れ、非選択の場合（ｑ）
側に倒れる入出力制御装置選択回路、（３ａ）も同様に
Ｉ　ＯＣ２（３）が選ばれる場合スイッチが（ｒ）側に
倒れ、非選択の場合（ｓ）側に倒れる入出力制御装置選
択回路、（４ａ）も同様にＩ　ＯＣ３（４）が選ばれる
場合スイッチが（１）側に倒れ、非選択の場合（ｕ）側
に倒れる入出力制御装置選択回路である。

（Ａ）は空信号線の出力側端子を示し、ＣＢ）は空信号
線の入力端端子を示す。

第３図において（Ａ）はＡ端子から出た出力信号、（ａ
Ｃ）はＡ端子から出た信号をＩ　ＯＣ１（２）で折り返
した時のＢ端子での入力信号、（ＢＤ）はＡ端子から出
た信号をＩ　ＯＣ２（３）で折り返した時のＢ端子での
入力信号、（ＢＥ）はＡ端子から出た信号をＩ　ＯＣ３
（４）で折り返した時のＢＪ子での入力信号である。Ｄ
ｌは信号Ａの立ち上りからＢＣ信号までのデイレ−値を
示す。Ｄｌは信号Ａの立ち上りからＢＤ傷信号立ち上り
までのデイレ−値を示す。Ｄ３は信号Ａの立ち上りから
ＢＥ信号の立ち上りまでのデイレ−値を示す。

尚第１図におけるチャネル制御装置では最適なデイレ−
値が選べない欠点があるので、第２図に示すようにデイ
レ−回路を複数個設け、その組合せで更にきめ細かいデ
イレ−値を選択可能とした。

第２図において、（ｌｈ）、　（ＩＪ）、　（ｌｋ）は
上記の追加されたデータレジスタに入るデイレ−回路で
ある。

第１図においてＩ　ＯＣ１（２）から出た信号は信号ケ
ーブル（６）を通してデータをチャネル制御装置（１）
へ送り、データレジスタ（１ａ）にストロープされる。

又、Ｉ　ＯＣ２（３）から出た信号は信号ケーブル（７
）を通りＩ　ＯＣ１（２）を電気的にバイパスして、信
号ケーブル（６）を通ってチャネル制御装置（１）　に
データを送り、データレジスタ（１ａ）ヘストロープさ
れる。Ｉ　ＯＣ３（４）から出た信号も同様に信号ケー
ブル（８）、ｌ０Ｃ２（３）　、信号ケーブル（７）　
、Ｉ　ＱＣ１（２）　、信号ケーブル（６）を経由して
チャネル制御装置（１）にデータを送りデータレジスタ
（ｌａ）にストロープされる。この時１０ＣＩ（２）　
　　ｌ０Ｃ２（３）　、ｌ０Ｃ３（４）から送られるデ
ータの遅れが異なるため前もって、各々のデイレ−値を
測定しておく。Ｉ　ＯＣ１（２）の場合、Ａ端子から出
た信号は、信号ケーブル（６）の空信号線を通り、ｌ０
ＣＩで入出力制御装置選択回路（２ａ）のｐ側を通フて
折り返しＢ端子へ入力される（第３図においてＢＣと示
す）。

Ｉ　ＯＣ２（３）の場合、Ａ端子から出た信号は、信号
ケーブル（６）の空信号線を通り、Ｉ　ＯＣＩ　（２）
で入出力制御装置選択回路（２ａ）のｑ側を通り、信号
ケーブル（７）を通りＩ　ＯＣ２（３）内の入出力制御
装置選択回路（３ａ）のｒ側を通り、再び信号ケーブル
（７）、Ｉ　ＯＣ１（２）　　信号ケーブル（６）を通
ってＢ端子へ人力される（第２図においてＢＤと示す）
。Ｉ　ＯＣ３（４）の場合、Ａ端子から出た信号は、信
号ケーブル（６）　　　Ｉ　ＯＣ１（２）内の入出力制
御装置選択回路（２ａ）のｑ側、信号ケーブル（７）、
ｌ０Ｃ２（３）内の入出力制御装置選択回路（３ａ）の
ｑ側、信号ケーブル（８）、及びＩ　ＯＣ３内の入出力
制御装置選択回路（４ａ）のｔ側を通り再び反対の順序
で信号が返送されＢ端子へ人力される（第３図において
ＢＥと示す）。第３図においてＡとＢＣの間にはＤｌと
いうデイレ−が生じる。

同様にＡとＢＤ、ＡとＢＨにはそれぞれＤ２゜Ｄ３とい
うデイレ−が生じる。第１図においてこのデイレ−はタ
イマ（１ｇ）によって測定され、それぞれの値に適した
信号がエンコードされ、この場合２木のラインでセレク
タへ入力される。これによりストロープ信号のデイレ−
は１信号選ばれ適切なデイレ−をもったストロープ信号
がデータレジスタ（１ａ）のセットタイミング端子へ供
給することができる。測定方法は電源没入時、主プロセ
ツサ（図示せず）より各入出力制御装置に動作命令を出
し、上記回路を用いてデイレ−値を測定する方法である
。次にそれぞれの値をタイマ内に記憶させ、実動作時に
入出力制御装置選択信号によって記憶されたデイレ−値
が選ばれることになる。

第２図において、加追された複数のデイレ−によって更
に最適なデイレ−を選択することが可能となる。

チャネル制御装置をメモリ制御装置、入出力制０ｕ装昔
をメモリユニットと置き換えて、各メモリユニット間の
個別のデータ遅れをタイマによって測定し各メモリユニ
ット毎のメモリデータをストロープするストロープ信号
のデイレ−値として使用しても、最適な転送を得ること
ができ上記実施例と同様の効果を奏する。

〔発明の効果〕

以上のようにこの発明によれば、チャネル制御装置との
配置距離により情報転送時間が異なる入出力制御装置よ
り、情報をチャネル制御装置のデータレジスタへ転送す
る際、個々の情報転送時間に合ったタイミングでストロ
ープ信号をデータレジスタへ出力する構成にしたもので
、情報転送時間遅れを少なくして入出力制御装置からの
転送情報を高速に処理することができる効果かある。

【図面の簡単な説明】

第１図はこの発明の一実施例による情報転送装置の全体
構成図、第２図はこの発明の他の実施例の全体構成図、
第３図はデイレ−鎖側定時のタイミングを示すタイミン
グチャート、第４図は従来装置の全体構成図、第５図は
各入出力制御装置からのデータのデイレ−タイミングを
示すタイミングチャートである。 図において、（１）はチャネル制御装置、（２）は入出
力制御装置１、（３）は入出力制御装置２、（４）は入
出力制御装置３、（５）は入出力制御装置ｎ、（６）　
、　（７）　、　（８）　、　（９）は信号ケーブル、
（１ａ）はデータレジスタ、（ｌｂ）　、　（ｌｃ）　
、　（Ｉｄ）　、　（ｌｈ）　、　（ｌｊ）　。 （１ｋ）はデイレ−回路、（１ｆ）はセレクタ、（Ｉｇ
）はタイマ、（２ａ）　、　（３ａ）　、　（４ａ）は
入出力制御装置選択回路。 なお図中同一符号は同一　又は相当部分を示す。 代理人　　　大　　岩　　増　　雄

Claims (1)

【特許請求の範囲】
1. 離隔配置された複数の入出力制御装置よりチャネルを介
   して転送されて来る情報をデータレジスタに保持するチ
   ャネル制御装置を備えたものにおいて、各入出力制御装
   置よりチャネル制御装置への情報転送時間を計測しコー
   ド化して記憶すると共に、入出力制御装置に該当するコ
   ード信号を、入出力制御装置選択信号に対応して出力す
   るタイマと、上記各情報転送時間に合った遅延時間を設
   定し、データレジスタへのストロープ信号を遅延出力す
   る遅延回路群と、上記タイマより出力されるコード信号
   に応じて上記遅延回路群より該当遅延回路出力を選択す
   るセレクタを設けたことを特徴とする情報転送装置。