JPS6368959A - 情報転送方式 - Google Patents
情報転送方式Info
- Publication number
- JPS6368959A JPS6368959A JP21429886A JP21429886A JPS6368959A JP S6368959 A JPS6368959 A JP S6368959A JP 21429886 A JP21429886 A JP 21429886A JP 21429886 A JP21429886 A JP 21429886A JP S6368959 A JPS6368959 A JP S6368959A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- delay
- information transfer
- information
- strobe signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、電子計算機のチャネル制御装置と各入出力
制御装置間のように、複数の情報転送源から送出される
情報信号を特定の情報転送先で共通のストローブ信号に
より取り込むよにした情報転送方式に間するものである
。
制御装置間のように、複数の情報転送源から送出される
情報信号を特定の情報転送先で共通のストローブ信号に
より取り込むよにした情報転送方式に間するものである
。
第３図は従来の情報転送方式を示す構成図であり、図に
おいて、１，２．３． ・・・、ｎは入出力制御装置
（以下、ｌ０Ｃ１，ｌ０Ｃ２，ｌ０Ｃ３、・・・、■Ｏ
Ｃｎと記す）、５は上記各ＩＯＣとのデータ転送を制御
するチャネル制御装置であり、ここでは、上記各１０Ｃ
Ｉ〜ｎが情報転送源となり、チャネル制御装置５がその
情報転送先となるもので、チャネル制御装置５には各Ｉ
ＯＣより転送されるデータをＴ端子に入力されるストロ
ーブ信号によるタイミングで保持するデータレ（少ノー
、 ジスタ５ａとのアークレジスタ５ａに入力される□スト
ローブ信号を一定時間遅らせるディレー回路５ｂが備え
られている。なお、６はチャネル制御装置５とｌ０ＣＩ
を接続する信号ケーブル、７はｌ０ＣＩとｌ０Ｃ２を接
続する信号ケーブル、８はｌ０Ｃ２とｌ０Ｃ３を接続す
る信号ケーブル、９はｌ０Ｃｎ−１とＩ ＯＣｎとを接
続する信号ケーブル、１０は終端を示すターミネータで
ある。
おいて、１，２．３． ・・・、ｎは入出力制御装置
（以下、ｌ０Ｃ１，ｌ０Ｃ２，ｌ０Ｃ３、・・・、■Ｏ
Ｃｎと記す）、５は上記各ＩＯＣとのデータ転送を制御
するチャネル制御装置であり、ここでは、上記各１０Ｃ
Ｉ〜ｎが情報転送源となり、チャネル制御装置５がその
情報転送先となるもので、チャネル制御装置５には各Ｉ
ＯＣより転送されるデータをＴ端子に入力されるストロ
ーブ信号によるタイミングで保持するデータレ（少ノー
、 ジスタ５ａとのアークレジスタ５ａに入力される□スト
ローブ信号を一定時間遅らせるディレー回路５ｂが備え
られている。なお、６はチャネル制御装置５とｌ０ＣＩ
を接続する信号ケーブル、７はｌ０ＣＩとｌ０Ｃ２を接
続する信号ケーブル、８はｌ０Ｃ２とｌ０Ｃ３を接続す
る信号ケーブル、９はｌ０Ｃｎ−１とＩ ＯＣｎとを接
続する信号ケーブル、１０は終端を示すターミネータで
ある。
第４図はデータサンプルのタイミングを示す図で、（イ
）は各１０Ｃを起動してデータを送出させる起動信号、
（ロ）はｌ０ＣＩより送出されたデータタイミング、（
ハ）はｌ０Ｃ２より送出されたデータタイチ゛、（ニ）
はｌ０Ｃ３より送出されたデータタイミング、（ホ）は
Ｉ ＯＣｎより送出されたデータタイミング、（へ）は
各ＩＯＣから送出されたデータをサンプリングするスト
ローブ信号である。
）は各１０Ｃを起動してデータを送出させる起動信号、
（ロ）はｌ０ＣＩより送出されたデータタイミング、（
ハ）はｌ０Ｃ２より送出されたデータタイチ゛、（ニ）
はｌ０Ｃ３より送出されたデータタイミング、（ホ）は
Ｉ ＯＣｎより送出されたデータタイミング、（へ）は
各ＩＯＣから送出されたデータをサンプリングするスト
ローブ信号である。
次に動作について説明する。ｌ０ＣＩから出た情報信号
は信号ケーブル６を通ってチャネル制御装置５に到達す
る。チャネル制御装置５はｌ０Ｃ１からのデータをディ
レー回路５ｂで一定量ディレーされたストローブ信号を
用いてサンプルし、データレジスタ５ａに取り込む。ｌ
０Ｃ２から出た信号は信号ケーブル７を通り、ｌ０ＣＩ
を電気的にバイパスして、信号ケーブル６を通りチャネ
ル制御装置５へ到達する。同様にチャネル制御袋置５は
データをサンプルする。Ｉ ＯＣ３から出た信号は、信
号ケーブル８を通り、ｌ０Ｃ３を電気的にバイパスし、
信号ケーブル７を通り、ｌ０Ｃ１を電気的にバイパスし
、信号ケーブル６を通ってチャネル制御装置５に到達す
る。同様にチャネル制御装置５はデータをサンプルする
。Ｉ ＯＣｎから出た信号は、信号ケーブル９を通り、
順次前段のＩＯＣ，信号ケーブルを通りチャネル制御装
置５へ到達する。チャネル制御装置５はそのデータをデ
ータレジスタ５ａにディレーされたストローブ信号を用
いてサンプルする。
は信号ケーブル６を通ってチャネル制御装置５に到達す
る。チャネル制御装置５はｌ０Ｃ１からのデータをディ
レー回路５ｂで一定量ディレーされたストローブ信号を
用いてサンプルし、データレジスタ５ａに取り込む。ｌ
０Ｃ２から出た信号は信号ケーブル７を通り、ｌ０ＣＩ
を電気的にバイパスして、信号ケーブル６を通りチャネ
ル制御装置５へ到達する。同様にチャネル制御袋置５は
データをサンプルする。Ｉ ＯＣ３から出た信号は、信
号ケーブル８を通り、ｌ０Ｃ３を電気的にバイパスし、
信号ケーブル７を通り、ｌ０Ｃ１を電気的にバイパスし
、信号ケーブル６を通ってチャネル制御装置５に到達す
る。同様にチャネル制御装置５はデータをサンプルする
。Ｉ ＯＣｎから出た信号は、信号ケーブル９を通り、
順次前段のＩＯＣ，信号ケーブルを通りチャネル制御装
置５へ到達する。チャネル制御装置５はそのデータをデ
ータレジスタ５ａにディレーされたストローブ信号を用
いてサンプルする。
第４図は各信号の時間的な遅れを示しており、起動信号
からデータが返送されるまでの時間は、チャネル制御装
置５から遠い所、即ち信号ケーブルを多く通ってくる信
号はど遅れが大きい。従って、チャネル制御装置５でデ
ータサンプルする場合、ストローブタイミングは一番信
号の遅れる最遠端のＩ ＯＣｎの遅れに合わせたディレ
一時間を持っており、このタイミングで全１０Ｃのデー
タがサンプルできるようにしている。
からデータが返送されるまでの時間は、チャネル制御装
置５から遠い所、即ち信号ケーブルを多く通ってくる信
号はど遅れが大きい。従って、チャネル制御装置５でデ
ータサンプルする場合、ストローブタイミングは一番信
号の遅れる最遠端のＩ ＯＣｎの遅れに合わせたディレ
一時間を持っており、このタイミングで全１０Ｃのデー
タがサンプルできるようにしている。
−４＝
〔発明が解決しようとする問題点〕
しかしながら、この従来の方式では、チャネル制御装置
５に最も近くにあるｌ０ＣＩの場合でも、最遠端のＩ
ＯＣｎに合わせたディレーでデータがストローブされる
ため、その時間まで待たねばならず、データサンプル時
間に無駄が生じ、情報転送の高速化の妨げになるという
問題点があった。
５に最も近くにあるｌ０ＣＩの場合でも、最遠端のＩ
ＯＣｎに合わせたディレーでデータがストローブされる
ため、その時間まで待たねばならず、データサンプル時
間に無駄が生じ、情報転送の高速化の妨げになるという
問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、各情報転送先間の遅れの範囲内で、自動的に
遅れを選択して最適なサンプリング時間を設定し、情報
転送の高速化を実現する情報転送方式を得ることを目的
とする。
たもので、各情報転送先間の遅れの範囲内で、自動的に
遅れを選択して最適なサンプリング時間を設定し、情報
転送の高速化を実現する情報転送方式を得ることを目的
とする。
この発明に係る情報転送方式は、情報信号を取り込むた
めのストローブ信号の遅延量を制御する制御手段を設け
、情報信号を送出する情報転送源と情報転送先間の信号
遅延量に対応してストローブ信号の遅延量を制御し、こ
のストローブ信号により情報信号を取り込むようにした
ものである。
めのストローブ信号の遅延量を制御する制御手段を設け
、情報信号を送出する情報転送源と情報転送先間の信号
遅延量に対応してストローブ信号の遅延量を制御し、こ
のストローブ信号により情報信号を取り込むようにした
ものである。
また、この発明の別発明に係る情報転送方式は、上記の
ものに加えて、各情報転送源と情報転送先間の信号遅延
量を測定しその結果を保持する測定手段を設け、情報信
号を送出する情報転送源に対応する上記測定結果に基づ
き制御手段でストローブ信号の遅延量を制御し、このス
トローブ信号により情報信号を取り込むようにしたもの
である。
ものに加えて、各情報転送源と情報転送先間の信号遅延
量を測定しその結果を保持する測定手段を設け、情報信
号を送出する情報転送源に対応する上記測定結果に基づ
き制御手段でストローブ信号の遅延量を制御し、このス
トローブ信号により情報信号を取り込むようにしたもの
である。
この発明においては、制御手段により各情報転送源の信
号遅延量に対応してストローブ信号の遅延量が制御され
、各情報転送源からの情報信号が最適なサンプリングタ
イミングで情報転送先に取り込まれる。
号遅延量に対応してストローブ信号の遅延量が制御され
、各情報転送源からの情報信号が最適なサンプリングタ
イミングで情報転送先に取り込まれる。
また、この発明の別発明においては、予め各情報転送源
の信号遅延量がわからなくても、測定手段により各情報
転送源の信号遅延量か測定され、この測定結果に基づき
制御手段で最適な遅延がストローブ信号に与えられ、こ
のストローブ信号で情報信号が取り込まれる。
の信号遅延量がわからなくても、測定手段により各情報
転送源の信号遅延量か測定され、この測定結果に基づき
制御手段で最適な遅延がストローブ信号に与えられ、こ
のストローブ信号で情報信号が取り込まれる。
以下、この発明の一実施例を図についズ説明する。
第１図は実施例の構成図であり、図中１〜３は入出力制
御装置（以下、ｒｏｃｉ〜ｌ０Ｃ３と記す）であり、各
１０Ｃ１〜３には各信号ケーブル６〜８内の２本の空信
号線６ａ、６ｂ、７ａ。
御装置（以下、ｒｏｃｉ〜ｌ０Ｃ３と記す）であり、各
１０Ｃ１〜３には各信号ケーブル６〜８内の２本の空信
号線６ａ、６ｂ、７ａ。
７ｂ、８ａ、８ｂを短絡するか次段の空信号線に接続す
るかを切換える切換回路１ａ〜３ａが備えられており、
切換回路１ａはｌ０ＣＩが選ばれた場合スイッチがＰ側
に倒れ、非選択の場合ｑ側に倒れ、切換回路２ａも同様
にｌ０Ｃ２が選ばれた場合スイッチがｒ側に倒れ、非選
択の場合Ｓ側に倒れ、切換回路３ａも同様にｌ０Ｃ３が
選ばれた場合スイッチがｔ側に倒れ、非選択の場合Ｕ側
に倒れるように構成されている。一方、５はチャネル制
御装置であり、５ａは従来同様各１０ＣＩ〜３より転送
されるデータを保持するデータレジスタ、５ｂ、５ｃ、
５ｄ、５ｅはそれぞれ上記データレジスタ５ａに入力さ
れるストローブ信号を遅らせるディレー回路であり、デ
ィレー値がそれぞれ順に大きくなっている。５ｆは上記
ディレー回路５ｂ〜５ｅの１つをセレクト信号により選
択しデータレジスタ５ａに入力するセレクタ、５ｇは前
記空信号線を用いた測定信号により各ｌ０ＣＩ〜３毎の
情報信号のディレー値を測定して保持するとともに、入
出力制御装置選択信号に基づき、そのディレー値に対応
するディレー回路５ｂ〜５ｅを選択するセレクト信号を
セレクタ５ｆに出力するタイマであり、Ａは空信号線の
出力端子を。
るかを切換える切換回路１ａ〜３ａが備えられており、
切換回路１ａはｌ０ＣＩが選ばれた場合スイッチがＰ側
に倒れ、非選択の場合ｑ側に倒れ、切換回路２ａも同様
にｌ０Ｃ２が選ばれた場合スイッチがｒ側に倒れ、非選
択の場合Ｓ側に倒れ、切換回路３ａも同様にｌ０Ｃ３が
選ばれた場合スイッチがｔ側に倒れ、非選択の場合Ｕ側
に倒れるように構成されている。一方、５はチャネル制
御装置であり、５ａは従来同様各１０ＣＩ〜３より転送
されるデータを保持するデータレジスタ、５ｂ、５ｃ、
５ｄ、５ｅはそれぞれ上記データレジスタ５ａに入力さ
れるストローブ信号を遅らせるディレー回路であり、デ
ィレー値がそれぞれ順に大きくなっている。５ｆは上記
ディレー回路５ｂ〜５ｅの１つをセレクト信号により選
択しデータレジスタ５ａに入力するセレクタ、５ｇは前
記空信号線を用いた測定信号により各ｌ０ＣＩ〜３毎の
情報信号のディレー値を測定して保持するとともに、入
出力制御装置選択信号に基づき、そのディレー値に対応
するディレー回路５ｂ〜５ｅを選択するセレクト信号を
セレクタ５ｆに出力するタイマであり、Ａは空信号線の
出力端子を。
Ｂは入力端子を示している。なお、本実施例においては
、上記ディレー回路５ｂ〜５ｅとセレクタ５ｆによりス
トローブ信号の遅延量を制御する本願の制御手段５ｈが
構成されており、またタイマ５ｇと切換回路１ａ〜３ａ
により各１０Ｃ毎のディレー値を測定する本願の測定手
段が構成されている。
、上記ディレー回路５ｂ〜５ｅとセレクタ５ｆによりス
トローブ信号の遅延量を制御する本願の制御手段５ｈが
構成されており、またタイマ５ｇと切換回路１ａ〜３ａ
により各１０Ｃ毎のディレー値を測定する本願の測定手
段が構成されている。
第２図は測定信号のタイミングチャートで、ａはＡ端子
から出た出力信号、ｂｌはＡ端子からでた信号をｌ０Ｃ
Ｉで折り返した時のＢ端子での入力信号、ｂ２はＡ端子
から出た信号をｌ０Ｃ２で折り返した時のＢ端子での入
力信号、ｂ３はＡ端子から出た信号をｌ０Ｃ３で折り返
した時のＢ端子での人力信号をそれぞれ示しており、Ｄ
Ｉは信号ａの立ち上りからｂ１信号までのディレー値、
Ｄ２は信号ａの立ち上りからｂ２信号の立ち上りまでの
ディレー値、Ｄ３は信号ａの立上りからｂ３信号の立ち
上りまでのディレー値をそれぞれ示している。
から出た出力信号、ｂｌはＡ端子からでた信号をｌ０Ｃ
Ｉで折り返した時のＢ端子での入力信号、ｂ２はＡ端子
から出た信号をｌ０Ｃ２で折り返した時のＢ端子での入
力信号、ｂ３はＡ端子から出た信号をｌ０Ｃ３で折り返
した時のＢ端子での人力信号をそれぞれ示しており、Ｄ
Ｉは信号ａの立ち上りからｂ１信号までのディレー値、
Ｄ２は信号ａの立ち上りからｂ２信号の立ち上りまでの
ディレー値、Ｄ３は信号ａの立上りからｂ３信号の立ち
上りまでのディレー値をそれぞれ示している。
次に動作について説明する。
第１図において、ｌ０ＣＩから出た情報信号はチャネル
制御装置５に信号ケーブル６を通してデータを送り、デ
ータレジスタ５ａヘストロープされる。ｌ０Ｃ２から出
た情報信号は信号ケーブル７を通りＸ０ｃ１を電気的に
バイパスして、信号ケーブル６を通ってチャネル制御装
置５にデータを送り、データレジスタ５ａヘストロープ
される。
制御装置５に信号ケーブル６を通してデータを送り、デ
ータレジスタ５ａヘストロープされる。ｌ０Ｃ２から出
た情報信号は信号ケーブル７を通りＸ０ｃ１を電気的に
バイパスして、信号ケーブル６を通ってチャネル制御装
置５にデータを送り、データレジスタ５ａヘストロープ
される。
１０Ｃ３から出た情報信号も同様に信号ケーブル８、ｌ
０Ｃ２，信号ケーブル７、ｌ０ＣＩ、信号ケーブル６を
経由してチャネル制御装置５にデータを送り、データレ
ジスタ５ａヘストロープされる。この時、ｌ０ＣＩ、ｌ
０Ｃ２，ｌ０Ｃ３から送られるデータの遅れが異なるた
め、前もって各々のディレー値を測定しておく。すなわ
ち、１０Ｃ１の場合、Ａ端子から出た測定信号は、信号
ケーブル６の空信号線６ａを通り、ｌ０ＣＩで切換回路
１ａのＰ側を通って折り返し空信号線６ｂを介してＢ端
子へ入力される（第２図においてｂｌで示す）。また、
ｌ０Ｃ２の場合、Ａ端子から出た測定信号は信号ケーブ
ル６の空信号線６ａを通り、ｌ０ＣＩで切換回路１ａの
ｑ側を通り、信号ケーブル７の空信号線７ａを通り、ｌ
０Ｃ２内の切換回路２ａのｒ側を通り、再び空信号線７
ｂ。
０Ｃ２，信号ケーブル７、ｌ０ＣＩ、信号ケーブル６を
経由してチャネル制御装置５にデータを送り、データレ
ジスタ５ａヘストロープされる。この時、ｌ０ＣＩ、ｌ
０Ｃ２，ｌ０Ｃ３から送られるデータの遅れが異なるた
め、前もって各々のディレー値を測定しておく。すなわ
ち、１０Ｃ１の場合、Ａ端子から出た測定信号は、信号
ケーブル６の空信号線６ａを通り、ｌ０ＣＩで切換回路
１ａのＰ側を通って折り返し空信号線６ｂを介してＢ端
子へ入力される（第２図においてｂｌで示す）。また、
ｌ０Ｃ２の場合、Ａ端子から出た測定信号は信号ケーブ
ル６の空信号線６ａを通り、ｌ０ＣＩで切換回路１ａの
ｑ側を通り、信号ケーブル７の空信号線７ａを通り、ｌ
０Ｃ２内の切換回路２ａのｒ側を通り、再び空信号線７
ｂ。
ｌ０ＣＩ、空信号線６ｂを通ってＢ端子へ入力される（
第２図においてｂ２で示す）。更に、ｌ０Ｃ３の場合、
Ａ端子から出た測定信号は、空信号線６ａ、ｌ０ＣＩ内
の切換回路１ａのｑ側、空信号線７ａ、ｌ０ＣＺ内の切
換回路２ａのＳ側、空信号線Ｆ３ａ、及びｌ０Ｃａ内の
切換回路３ａのｔ側を通り、再び反対の順序で信号が返
送されＢ端子へ入力される（第２図においてｂ３で示す
）。
第２図においてｂ２で示す）。更に、ｌ０Ｃ３の場合、
Ａ端子から出た測定信号は、空信号線６ａ、ｌ０ＣＩ内
の切換回路１ａのｑ側、空信号線７ａ、ｌ０ＣＺ内の切
換回路２ａのＳ側、空信号線Ｆ３ａ、及びｌ０Ｃａ内の
切換回路３ａのｔ側を通り、再び反対の順序で信号が返
送されＢ端子へ入力される（第２図においてｂ３で示す
）。
従って、第２図に示すように、信号ａとｂｌの間にはＤ
ｌというディレーが生じる。同様に信号ａとｂ２．信号
ａとｂ３の間にはそれぞれＤ２．Ｄ３というディレーが
生じる。このディレーは第１図に示すタイマー５ｇによ
って測定され、それぞれの値に適した信号がエンコード
され、セレクト信号としてこの場合２本のラインでセレ
クタ５ｆへ入力される。これにより、ストローブ信号の
ディレーは１信号選ばれ、適切なディレーをもったスト
ローブ信号をデータレジスタ５ａのセットタイミング端
子Ｔへ供給することができる。上記の測定方法は、電源
投入時、主プロセツサ（図示せず）より各ｌ００１〜３
に動作命令を出し、上記回路を用いてディレー値を測定
する方法により行うことができ、次にそれぞれの値をタ
イマ５ｇ内に記憶させ、実動作時、入出力制御装置選択
信号によって記憶されたディレー値が選ばれセレクト信
号となってセレクタ５ｈへ入力されることになる。
ｌというディレーが生じる。同様に信号ａとｂ２．信号
ａとｂ３の間にはそれぞれＤ２．Ｄ３というディレーが
生じる。このディレーは第１図に示すタイマー５ｇによ
って測定され、それぞれの値に適した信号がエンコード
され、セレクト信号としてこの場合２本のラインでセレ
クタ５ｆへ入力される。これにより、ストローブ信号の
ディレーは１信号選ばれ、適切なディレーをもったスト
ローブ信号をデータレジスタ５ａのセットタイミング端
子Ｔへ供給することができる。上記の測定方法は、電源
投入時、主プロセツサ（図示せず）より各ｌ００１〜３
に動作命令を出し、上記回路を用いてディレー値を測定
する方法により行うことができ、次にそれぞれの値をタ
イマ５ｇ内に記憶させ、実動作時、入出力制御装置選択
信号によって記憶されたディレー値が選ばれセレクト信
号となってセレクタ５ｈへ入力されることになる。
なお、上記実施例では、遅延量の異なった複数のディレ
ー回路５ｂ〜５ｅとセレクタ５ｆから成る制御手段５ｈ
の他に、タイマ５ｇと切換回路１ａ〜３ａから成る測定
手段を設けることにより、各ＩＯＣ毎のディレー値を予
め知ることが出来ない場合や新たにＩＯＣを追加する場
合にも対応できるようにしたが、各ＩＯＣ毎のディレー
値が予めわかっている場合には、それぞれのディレー値
に対応するディレー回路を制御手段５ｈに備え、入出力
制御装置選択信号によりセレクタ５ｈで対応するディレ
ー回路を選択するようにすれば、上記タイマ５ｇや切換
回路１ａ〜３ａから成る測定手段は省略することができ
る。
ー回路５ｂ〜５ｅとセレクタ５ｆから成る制御手段５ｈ
の他に、タイマ５ｇと切換回路１ａ〜３ａから成る測定
手段を設けることにより、各ＩＯＣ毎のディレー値を予
め知ることが出来ない場合や新たにＩＯＣを追加する場
合にも対応できるようにしたが、各ＩＯＣ毎のディレー
値が予めわかっている場合には、それぞれのディレー値
に対応するディレー回路を制御手段５ｈに備え、入出力
制御装置選択信号によりセレクタ５ｈで対応するディレ
ー回路を選択するようにすれば、上記タイマ５ｇや切換
回路１ａ〜３ａから成る測定手段は省略することができ
る。
また、上記実施例のチャネル制御装置５をメモリ制御装
置に、入出力制御装置１〜３をメモリユニットに置き換
えて、各メモリユニット間の個別のデータ遅れをタイマ
によって測定し、各メモリユニット毎のメモリデータを
ストローブするストローブ信号のディレー値として使う
ことにより最適な転送速度を得ることができ、上記実施
例と同様の効果を奏する。
置に、入出力制御装置１〜３をメモリユニットに置き換
えて、各メモリユニット間の個別のデータ遅れをタイマ
によって測定し、各メモリユニット毎のメモリデータを
ストローブするストローブ信号のディレー値として使う
ことにより最適な転送速度を得ることができ、上記実施
例と同様の効果を奏する。
以上のように、この発明によれば、情報信号を取り込む
ためのストローブ信号の遅延量を制御する制御手段を設
け、情報信号を送出する情報転送源と情報転送先間の信
号遅延量に対応してストローブ信号の遅延量□を制御し
、このストローブ信号により情報信号を取り込むように
したので、各情報転送源毎の信号遅延量に対応して最適
なサンプリング時間を設定でき、情報転送の高速化を実
現できる効果が得られる。
ためのストローブ信号の遅延量を制御する制御手段を設
け、情報信号を送出する情報転送源と情報転送先間の信
号遅延量に対応してストローブ信号の遅延量□を制御し
、このストローブ信号により情報信号を取り込むように
したので、各情報転送源毎の信号遅延量に対応して最適
なサンプリング時間を設定でき、情報転送の高速化を実
現できる効果が得られる。
また、この発明の別発明によれば、上記のものに加えて
、各情報転送源と情報転送先間の信号遅延量を測定しそ
の結果を保持する測定手段を設け、情報信号を送出する
情報転送源に対応する上記測定結果に基づき制御手段で
ストローブ信号の遅延量を制御し、このストローブ信号
により情報信号を取り込むようにしたので、上記と同様
な効果が得られるとともに、各情報転送源毎のディレー
値を予め知ることがきできない場合や新たに情報転送源
を追加する場合にも対応できるという効果が得られる。
、各情報転送源と情報転送先間の信号遅延量を測定しそ
の結果を保持する測定手段を設け、情報信号を送出する
情報転送源に対応する上記測定結果に基づき制御手段で
ストローブ信号の遅延量を制御し、このストローブ信号
により情報信号を取り込むようにしたので、上記と同様
な効果が得られるとともに、各情報転送源毎のディレー
値を予め知ることがきできない場合や新たに情報転送源
を追加する場合にも対応できるという効果が得られる。
第１図はこの発明の一実施例を示す構成図、第２図は実
施例のディレー値測定時のタイミングチャート、第３図
は従来の方式を示す構成図、第４図は各１０Ｃからのデ
ータのディレーを示すタイミングチャートである。 １〜３・・・入出力制御装置（情報転送源）、１ａ〜３
ａ・・・切換回路、５・・・チャネル制御装置（情報転
送先）、５ａ・・・データレジスタ、５ｂ〜５ｅ・・・
ディレー回路、５ｆ・・・セレクタ、５ｇ・・・タイマ
、５ｈ・・・制御手段、６〜８・・・信号ケーブル、６
ａ〜８ｂ・・・空信号線、１ａ〜３ａ、５ｇ・・・測定
手段。 なお、図中、同一符号は同−又は相当部分を示す。 代理人 大 岩 増 雄（ほか２名）−１へ−
施例のディレー値測定時のタイミングチャート、第３図
は従来の方式を示す構成図、第４図は各１０Ｃからのデ
ータのディレーを示すタイミングチャートである。 １〜３・・・入出力制御装置（情報転送源）、１ａ〜３
ａ・・・切換回路、５・・・チャネル制御装置（情報転
送先）、５ａ・・・データレジスタ、５ｂ〜５ｅ・・・
ディレー回路、５ｆ・・・セレクタ、５ｇ・・・タイマ
、５ｈ・・・制御手段、６〜８・・・信号ケーブル、６
ａ〜８ｂ・・・空信号線、１ａ〜３ａ、５ｇ・・・測定
手段。 なお、図中、同一符号は同−又は相当部分を示す。 代理人 大 岩 増 雄（ほか２名）−１へ−
Claims (4)
- （１）接続距離の異なる複数の情報転送源から送出され
る情報信号を特定の情報転送先で共通のストローブ信号
により取り込むようにした情報転送方式において、 上記ストローブ信号の遅延量を制御する制御手段を設け
、情報信号を送出する情報転送源と情報転送先間の信号
遅延量に対応してストローブ信号の遅延量を制御し、こ
のストローブ信号により情報信号を取り込むようにした
ことを特徴すとる情報転送方式。 - （２）制御手段は、ストローブ信号に異なった遅延を与
える複数のディレー回路と、上記複数のディレー回路の
中から情報信号を送出する情報転送源と情報転送先間の
信号遅延量に対応するディレー回路を選択するセレクタ
から成ることを特徴とする特許請求の範囲第１項記載の
情報転送方式。 - （３）接続距離の異なる複数の情報転送源から送出され
る情報信号を特定の情報転送先で共通のストローブ信号
により取り込むようにした情報転送方式において、上記
ストローブ信号の遅延量を制御する制御手段と、各情報
転送源と情報転送先間の信号遅延量を測定しその結果を
保持する測定手段とを設け、情報信号を送出する情報転
送源に対応する上記測定結果に基づき制御手段でストロ
ーブ信号の遅延量を制御し、このストローブ信号により
情報信号を取り込むようにしたことを特徴とする情報転
送方式。 - （４）測定手段は、情報転送先から送出され各情報転送
源で折り返される測定信号の転送時間を計測し、各情報
転送源に対応するディレー値として記憶するタイマを備
えて成ることを特徴する特許請求の範囲第３項記載の情
報転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21429886A JPS6368959A (ja) | 1986-09-11 | 1986-09-11 | 情報転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21429886A JPS6368959A (ja) | 1986-09-11 | 1986-09-11 | 情報転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6368959A true JPS6368959A (ja) | 1988-03-28 |
Family
ID=16653415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21429886A Pending JPS6368959A (ja) | 1986-09-11 | 1986-09-11 | 情報転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6368959A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5737589A (en) * | 1993-09-20 | 1998-04-07 | Hitachi, Ltd. | Data transfer system and method including tuning of a sampling clock used for latching data |
| WO2011077563A1 (ja) * | 2009-12-25 | 2011-06-30 | キヤノン株式会社 | 情報処理装置又は情報処理方法 |
| JP2014140225A (ja) * | 2014-03-14 | 2014-07-31 | Canon Inc | 情報処理装置又は情報処理方法 |
-
1986
- 1986-09-11 JP JP21429886A patent/JPS6368959A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5737589A (en) * | 1993-09-20 | 1998-04-07 | Hitachi, Ltd. | Data transfer system and method including tuning of a sampling clock used for latching data |
| US5870594A (en) * | 1993-09-20 | 1999-02-09 | Hitachi, Ltd. | Data transfer system and method |
| WO2011077563A1 (ja) * | 2009-12-25 | 2011-06-30 | キヤノン株式会社 | 情報処理装置又は情報処理方法 |
| CN102668378A (zh) * | 2009-12-25 | 2012-09-12 | 佳能株式会社 | 信息处理装置或信息处理方法 |
| JP5501378B2 (ja) * | 2009-12-25 | 2014-05-21 | キヤノン株式会社 | 情報処理装置又は情報処理方法 |
| US9054691B2 (en) | 2009-12-25 | 2015-06-09 | Canon Kabushiki Kaisha | Information processing apparatus or information processing method |
| JP2014140225A (ja) * | 2014-03-14 | 2014-07-31 | Canon Inc | 情報処理装置又は情報処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4534011A (en) | Peripheral attachment interface for I/O controller having cycle steal and off-line modes | |
| KR960006487A (ko) | 멀티미디어 회의 시스템 및 멀티미디어 회의 실행 방법 | |
| NL8120044A (nl) | Stelsel voor snelle overbrenging van berichten tussen computers. | |
| US3999170A (en) | Multiple access interconnect system | |
| JPS63236156A (ja) | 割込み注意装置 | |
| JPH0269852A (ja) | 情報転送装置 | |
| JPH03182927A (ja) | マイクロコンピュータ | |
| KR100197907B1 (ko) | 입-출력 인터페이싱 시스템 | |
| JP2867480B2 (ja) | メモリ切替回路 | |
| SU857965A1 (ru) | Абонентский пункт | |
| JPS62182857A (ja) | 入出力制御装置 | |
| JPH067519Y2 (ja) | メモリ・アクセス制御装置 | |
| JPH045742A (ja) | セントロ接続装置 | |
| US4893309A (en) | Digital interface between at least two subscriber line interface circuits and a processing unit | |
| SU1059574A1 (ru) | Двухвходовое устройство приоритета | |
| JPH0314278B2 (ja) | ||
| JPS5467732A (en) | Information processing system controller | |
| SU1160422A1 (ru) | Устройство дл сопр жени каналов ввода-вывода с абонентом | |
| JPS6152764A (ja) | デバイスインタフエ−スのピン番号変更方式 | |
| JPH028927A (ja) | アナログ入出力装置 | |
| JPH02171663A (ja) | ジツタアナライザ | |
| JPS6252891A (ja) | 調光装置バツクアツプ方式 | |
| JPH02180455A (ja) | 非同期式通信用分岐装置 | |
| JPS6295652A (ja) | プロセス入出力装置 | |
| JPS6129960A (ja) | 入出力デ−タ制御装置 |