JPH027131A - 同期方式 - Google Patents
同期方式Info
- Publication number
- JPH027131A JPH027131A JP15788388A JP15788388A JPH027131A JP H027131 A JPH027131 A JP H027131A JP 15788388 A JP15788388 A JP 15788388A JP 15788388 A JP15788388 A JP 15788388A JP H027131 A JPH027131 A JP H027131A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- semaphore
- address
- window
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 53
- 230000008569 process Effects 0.000 claims abstract description 42
- 238000004891 communication Methods 0.000 abstract description 12
- 238000012545 processing Methods 0.000 abstract description 3
- 230000005764 inhibitory process Effects 0.000 description 6
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- TVZRAEYQIKYCPH-UHFFFAOYSA-N 3-(trimethylsilyl)propane-1-sulfonic acid Chemical compound C[Si](C)(C)CCCS(O)(=O)=O TVZRAEYQIKYCPH-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はプロセス間の同期をとるための同期方式に関す
る。
る。
複数のプロセッサやコプロセッサを同一処理装置内に共
存させ、それらを並列動作させる、という装置が多くな
りつつある。このような装置をオペレーティング・シス
テムを含めて全く新たに開発するのであれば、セマフォ
/イベント・ドリブンおよび非同期型通信を組み込むこ
とにより、各々のプロセス/プロセッサを非同期に動作
させながら、排他的に使用されるべき資源のアービトレ
ーション(arbitration)を行うことはそれ
ほど困難な問題ではない。しかしながら、既存の装置に
対して上述の機能を追加する場合や、異なるオペレーテ
ィング・システムを既存のハードウェアに移植する場合
には、大きな困難を伴っていた。
存させ、それらを並列動作させる、という装置が多くな
りつつある。このような装置をオペレーティング・シス
テムを含めて全く新たに開発するのであれば、セマフォ
/イベント・ドリブンおよび非同期型通信を組み込むこ
とにより、各々のプロセス/プロセッサを非同期に動作
させながら、排他的に使用されるべき資源のアービトレ
ーション(arbitration)を行うことはそれ
ほど困難な問題ではない。しかしながら、既存の装置に
対して上述の機能を追加する場合や、異なるオペレーテ
ィング・システムを既存のハードウェアに移植する場合
には、大きな困難を伴っていた。
第2図に示すように、プロセッサPl内の互いに独立な
複数のプロセスP1ρn、Plpm、Plpoが通信チ
ャネルCnを介してプロセッサP2と通信しているとす
る。また、プロセッサP2内においてはP2pxという
プロセスが動作しておりζこのプロセスは通信チャネル
Cnからコマンドを受取り、それを解釈・実行する仕事
を受は持っているとする。つまりプロセッサP2はプロ
セッサP1のスレーブとして動作争ており、プロセッサ
Pl上に独立なプロセスが複数あって、それらがプロセ
ッサP2の使用について競合しているか否かについては
全く関知していない。
複数のプロセスP1ρn、Plpm、Plpoが通信チ
ャネルCnを介してプロセッサP2と通信しているとす
る。また、プロセッサP2内においてはP2pxという
プロセスが動作しておりζこのプロセスは通信チャネル
Cnからコマンドを受取り、それを解釈・実行する仕事
を受は持っているとする。つまりプロセッサP2はプロ
セッサP1のスレーブとして動作争ており、プロセッサ
Pl上に独立なプロセスが複数あって、それらがプロセ
ッサP2の使用について競合しているか否かについては
全く関知していない。
このような状態で、プロセッサPL上のプロセスPlp
nが通信チャネルCnを介してプロセスP2上のプロセ
スP2pxと交信していたとする。
nが通信チャネルCnを介してプロセスP2上のプロセ
スP2pxと交信していたとする。
ところが、プロセッサPl上で制御がプロセスPlpn
からPlpmへ移行したとする。この時点において、プ
ロセスPlpnの通信単位が完結していれば、新たに制
御権を得たプロセスPlpmは問題なくプロセッサP2
を使用することができる。しかし、それが完結していな
いにもかかわらず、プロセスPlpmが新たなコマンド
を通信チャネルCnを介してプロセスP2pxへ渡した
場合に問題が生ずる。すなわち、このような場合、プロ
セスP2pxはそのコマンドがプロセスP1pnからで
はなくPlpmからであるという事を認識できないので
、プロセスP2には両系のコマンドが無秩序に混じり合
ったコマンド列が与えられることになり、予期せぬ動作
を起こすことになる。
からPlpmへ移行したとする。この時点において、プ
ロセスPlpnの通信単位が完結していれば、新たに制
御権を得たプロセスPlpmは問題なくプロセッサP2
を使用することができる。しかし、それが完結していな
いにもかかわらず、プロセスPlpmが新たなコマンド
を通信チャネルCnを介してプロセスP2pxへ渡した
場合に問題が生ずる。すなわち、このような場合、プロ
セスP2pxはそのコマンドがプロセスP1pnからで
はなくPlpmからであるという事を認識できないので
、プロセスP2には両系のコマンドが無秩序に混じり合
ったコマンド列が与えられることになり、予期せぬ動作
を起こすことになる。
このような問題を回避するには、通常とられる方法とし
て、いわゆるクリティカル・セクションを設けるという
ことがある。つまりプロセスが通信チャネルCnを介し
て通信を行っている間はイベントを抑止してプロセスの
切り換えを許さないようにする。しかし、この方法では
プロセスの切り換えの抑止期間が長く成りがちであるた
め、リアルタイム性が失われてしまうことがあるという
大きな問題がある。
て、いわゆるクリティカル・セクションを設けるという
ことがある。つまりプロセスが通信チャネルCnを介し
て通信を行っている間はイベントを抑止してプロセスの
切り換えを許さないようにする。しかし、この方法では
プロセスの切り換えの抑止期間が長く成りがちであるた
め、リアルタイム性が失われてしまうことがあるという
大きな問題がある。
クリティカル・セクションの期間をできるだけ短くする
ことによりリアルタイム性を損なわないようにするため
、セマフォによる排他制御を行うこともできる。つまり
オペレーティングシステムがセマフォを管理し、制御が
移行したプロセス側でセマフォを見ることによりプロセ
スP2pxと通信できるか否かを判断する。この判断結
果に基づき、コマンドを送るかあるいはバファリングし
てプロセスチェンジを行うかを決めるものである。
ことによりリアルタイム性を損なわないようにするため
、セマフォによる排他制御を行うこともできる。つまり
オペレーティングシステムがセマフォを管理し、制御が
移行したプロセス側でセマフォを見ることによりプロセ
スP2pxと通信できるか否かを判断する。この判断結
果に基づき、コマンドを送るかあるいはバファリングし
てプロセスチェンジを行うかを決めるものである。
しかしこのような方法は、オペレーティングシステムを
新規開発あるいは作り直すことを前提としたものである
。既存のシステムにこの機能を追加するには、多くの費
用と時間を要することから、現実的ではない場合が往々
にしである。また、装置やオペレーティングを新たに構
築する場合であってもなお問題がある。すなわち、この
ようなセマフォを設けるということはハードウェアの構
成の違いがオペレーティングシステムにまで入り込んで
しまうことになり、システムの拡張性およびハードウェ
アとソフトウェアとの分離性が悪くなってしまう。
新規開発あるいは作り直すことを前提としたものである
。既存のシステムにこの機能を追加するには、多くの費
用と時間を要することから、現実的ではない場合が往々
にしである。また、装置やオペレーティングを新たに構
築する場合であってもなお問題がある。すなわち、この
ようなセマフォを設けるということはハードウェアの構
成の違いがオペレーティングシステムにまで入り込んで
しまうことになり、システムの拡張性およびハードウェ
アとソフトウェアとの分離性が悪くなってしまう。
本発明の目的は、上述した従来技術の問題点を解消し、
既存のシステムに対して簡単に適用できるとともに、リ
アルタイム性を失わないようにした同期方式を提供する
ことにある。
既存のシステムに対して簡単に適用できるとともに、リ
アルタイム性を失わないようにした同期方式を提供する
ことにある。
本発明の一実施例によれば、排他的に使用されるべき資
源側にセマフォを設け、この資源を使用するデバイス・
ドライバ等のハードウェア依存部分がこのセマフォを管
理・使用することにより、上述の目的を達成している。
源側にセマフォを設け、この資源を使用するデバイス・
ドライバ等のハードウェア依存部分がこのセマフォを管
理・使用することにより、上述の目的を達成している。
第1図に本願の同期方式を実現するシステムのブロック
図を示す。
図を示す。
第1図はグラフィクス表示を行うシステムの例を示す。
このシステムにおいては、プロセッサPl上にグラフィ
クス表示を伴うアプリケーションAPが存在し、オペレ
ーティングシステム内の表示す−ビス・ルーチンDSを
用いてプロセッサP2内の表示制御装置DCに表示を行
わせている。
クス表示を伴うアプリケーションAPが存在し、オペレ
ーティングシステム内の表示す−ビス・ルーチンDSを
用いてプロセッサP2内の表示制御装置DCに表示を行
わせている。
一方、マウス等のポインティング・デバイス(図示せず
)からの入力に応じて、オペレーティングシステム内の
カーソル・ハンドラCHがやはりプロセッサP2内の表
示制御装置DCを制御して、ソフトウェア的にカーソル
表示を行わせている。
)からの入力に応じて、オペレーティングシステム内の
カーソル・ハンドラCHがやはりプロセッサP2内の表
示制御装置DCを制御して、ソフトウェア的にカーソル
表示を行わせている。
プロセッサP1とプロセッサP2との間の通信はFIF
O方式の通信チャネルCnを介して行われる。
O方式の通信チャネルCnを介して行われる。
このような構成のシステムにおいて、アプリケーション
APがグラフィクス表示を更新中に、例えば使用者がマ
ウスを動かしたとすると、このマウスからの位置変化情
報の入力というイベントによってプロセスの切り換えが
起こってカーソル・ハンドラCHに制御が移る。カーソ
ル・ハンドラCHはマウスからの入力に基づいて表示画
面上のカーソルの表示を書き換えることによってその位
置を移動させる。従って、仮に排他制御を行わないとし
たら、アプリケーションからの要求に基づく表示す−ビ
ス・ルーチンDSによる表示画面の書き換えのための一
連のコマンドと、マウスからの入力に基づくカーソル・
ハンドラCHによる表示画面の書き換えのための一連の
コマンドが、混ざり合ってプロセッサP2の表示制御装
置DCに到達する。その結果、表示画面が乱れてしまう
ことがある。
APがグラフィクス表示を更新中に、例えば使用者がマ
ウスを動かしたとすると、このマウスからの位置変化情
報の入力というイベントによってプロセスの切り換えが
起こってカーソル・ハンドラCHに制御が移る。カーソ
ル・ハンドラCHはマウスからの入力に基づいて表示画
面上のカーソルの表示を書き換えることによってその位
置を移動させる。従って、仮に排他制御を行わないとし
たら、アプリケーションからの要求に基づく表示す−ビ
ス・ルーチンDSによる表示画面の書き換えのための一
連のコマンドと、マウスからの入力に基づくカーソル・
ハンドラCHによる表示画面の書き換えのための一連の
コマンドが、混ざり合ってプロセッサP2の表示制御装
置DCに到達する。その結果、表示画面が乱れてしまう
ことがある。
本実施例において番二、プロセッサP1側からプロセッ
サP2を見たとき通信チャネルCn上に現れる情報にセ
マフォとしての機能を持たせることにより、排他制御を
行っている。これを以下に具体的に説明する。
サP2を見たとき通信チャネルCn上に現れる情報にセ
マフォとしての機能を持たせることにより、排他制御を
行っている。これを以下に具体的に説明する。
本実施例においては、プロセッサP1からプロセッサP
2ヘコマンドを与えるに際して、使用する内部的なチャ
ネルを間接アドレッシングにより先ず指定し、その後指
定されたチャネルに対してコマンドを与えるようになっ
ている。つまり、プロセッサP1側から見ると、プロセ
ッサP2には2つのチャネルがあるように見える。これ
らのチャネルとは:レジスタR1−Rnに共通に割り当
てられたアドレスに現れるレジスタ・ウィンドウW;お
よびレジスタ・ウィンドウWにRlxRnのうちのどの
レジスタが現れるようにするかを指定するためのレジス
タ・アドレスを書き込むことができ、また現在どのよう
なアドレスが書き込まれているかを読み出すことができ
るアドレス・ウィンドウA:である。本実施例では、ア
ドレス・ウィンドウAの内容が取り得る値のうちのひと
つAαはレジスタを指定するためではなく、表示制御装
置が占有状態にあることを示すために用いられる。(ア
ドレスAαは実際にレジスタR1〜Rnのいずれも指示
しない値でも良い、あるいはいずれかのレジスタを指定
はするのだが、そのレジスタはこのシステムの動作にお
いては使用されないレジスタであっても良い。) 第1図のシステムの動作に当たって、表示す−ビス・ル
ーチンDSあるいはカーソル・ハンドラCHが表示制御
装置DCを使用したい場合には、先ずプロセスの切り換
えを抑止しアドレス・ウィンドウAを読み出す。もし読
み出されたアドレスがAαならば表示制御装置は他のプ
ロセスに占有されているので、プロセスの切り換えの抑
止を解除してから自分のプロセスを終了させる。(ある
いは、一定時間後やその資源を専有しているプロセスが
実行権を放棄あるいは失った後等に再び使用可能か否か
を調べるようにしてよい。この点に関してはリアル・タ
イム処理の分野で周知な技術であるので以上は説明しな
い。) 逆に、アドレス・ウィンドウAから読み出されたアドレ
スがAα以外であった場合には、表示制御装置DCは占
有されてはいないので、自プロセスがこれを占有したこ
とを示すためにアドレス・ウィンドウAにAαを書き込
んでから、プロセスの切り換えの抑止を解除する。そし
て自プロセスを続行する。ここで表示制御装置DCへコ
マンドを与えるには、最初にプロセスの切り換えを抑止
してから、当該コマンドを書き込むべきレジスタを指示
するアドレスをアドレス・ウィンドウAへ与える。そし
てレジスタ・ウィンドウWへ所望のコンドを書き込む。
2ヘコマンドを与えるに際して、使用する内部的なチャ
ネルを間接アドレッシングにより先ず指定し、その後指
定されたチャネルに対してコマンドを与えるようになっ
ている。つまり、プロセッサP1側から見ると、プロセ
ッサP2には2つのチャネルがあるように見える。これ
らのチャネルとは:レジスタR1−Rnに共通に割り当
てられたアドレスに現れるレジスタ・ウィンドウW;お
よびレジスタ・ウィンドウWにRlxRnのうちのどの
レジスタが現れるようにするかを指定するためのレジス
タ・アドレスを書き込むことができ、また現在どのよう
なアドレスが書き込まれているかを読み出すことができ
るアドレス・ウィンドウA:である。本実施例では、ア
ドレス・ウィンドウAの内容が取り得る値のうちのひと
つAαはレジスタを指定するためではなく、表示制御装
置が占有状態にあることを示すために用いられる。(ア
ドレスAαは実際にレジスタR1〜Rnのいずれも指示
しない値でも良い、あるいはいずれかのレジスタを指定
はするのだが、そのレジスタはこのシステムの動作にお
いては使用されないレジスタであっても良い。) 第1図のシステムの動作に当たって、表示す−ビス・ル
ーチンDSあるいはカーソル・ハンドラCHが表示制御
装置DCを使用したい場合には、先ずプロセスの切り換
えを抑止しアドレス・ウィンドウAを読み出す。もし読
み出されたアドレスがAαならば表示制御装置は他のプ
ロセスに占有されているので、プロセスの切り換えの抑
止を解除してから自分のプロセスを終了させる。(ある
いは、一定時間後やその資源を専有しているプロセスが
実行権を放棄あるいは失った後等に再び使用可能か否か
を調べるようにしてよい。この点に関してはリアル・タ
イム処理の分野で周知な技術であるので以上は説明しな
い。) 逆に、アドレス・ウィンドウAから読み出されたアドレ
スがAα以外であった場合には、表示制御装置DCは占
有されてはいないので、自プロセスがこれを占有したこ
とを示すためにアドレス・ウィンドウAにAαを書き込
んでから、プロセスの切り換えの抑止を解除する。そし
て自プロセスを続行する。ここで表示制御装置DCへコ
マンドを与えるには、最初にプロセスの切り換えを抑止
してから、当該コマンドを書き込むべきレジスタを指示
するアドレスをアドレス・ウィンドウAへ与える。そし
てレジスタ・ウィンドウWへ所望のコンドを書き込む。
その後プロセス切り換え抑止が不要になった時点で直ち
にこの抑止を解除する。
にこの抑止を解除する。
最後にプロセスが表示制御装置DCを占有しておく必要
が無くなった時点でアドレス・ウィンドウにAα以外の
値を書き込むことにより、占有状態を解除する。
が無くなった時点でアドレス・ウィンドウにAα以外の
値を書き込むことにより、占有状態を解除する。
セマフォとして用いられるアドレス・ウィンドウAをチ
エツクするために必要な抑止期間、および個々のコマン
ドの発行に伴う抑止期間は、プロセスが資源を占有し続
ける必要のある期間に比べてかなり短時間であるため、
上述のような制御により、プロセス切り換え抑止期間を
極めて短くすることができる。
エツクするために必要な抑止期間、および個々のコマン
ドの発行に伴う抑止期間は、プロセスが資源を占有し続
ける必要のある期間に比べてかなり短時間であるため、
上述のような制御により、プロセス切り換え抑止期間を
極めて短くすることができる。
なお、占有されている状態を示すのに使用されるアドレ
ス・ウィンドウAの値を特徴とする特許りに、非占有状
態をAαで表してもよい。この場合、アドレス・ウィン
ドウをチエツクし非占有状態(この場合はAα)になっ
ていることが分かると、何か別のアドレスをアドレス・
ウィンドウに設定しておく。この場合には占有状態の間
はコマンド発行中であってもアドレス・ウィンドウは占
有状態(つまりAα以外の値)を示しているので、他に
不都合がない場合にはコマンド発行中でもプロセス切り
換えを抑止する必要はない。
ス・ウィンドウAの値を特徴とする特許りに、非占有状
態をAαで表してもよい。この場合、アドレス・ウィン
ドウをチエツクし非占有状態(この場合はAα)になっ
ていることが分かると、何か別のアドレスをアドレス・
ウィンドウに設定しておく。この場合には占有状態の間
はコマンド発行中であってもアドレス・ウィンドウは占
有状態(つまりAα以外の値)を示しているので、他に
不都合がない場合にはコマンド発行中でもプロセス切り
換えを抑止する必要はない。
当然のことではあるが、本願発明は上述のような特定の
実施例に限定されるものではない。例えば、セマフォと
して表示制御装置中のチャネル選択用のレジスタを流用
する以外にも、同様にして利用できるプロセッサP2側
の別のレジスタやメモリを流用あるいは新設してよい。
実施例に限定されるものではない。例えば、セマフォと
して表示制御装置中のチャネル選択用のレジスタを流用
する以外にも、同様にして利用できるプロセッサP2側
の別のレジスタやメモリを流用あるいは新設してよい。
また、本発明の適用分野はグラフィクス表示システムに
限定されるものではない。また、セマフォの状態をチエ
ツクする際、いわゆる「テスト・アンド・セット」命令
を使用することもできる。
限定されるものではない。また、セマフォの状態をチエ
ツクする際、いわゆる「テスト・アンド・セット」命令
を使用することもできる。
以上説明したように、本発明によればセマフォを排他的
に使用される資源の側に設けることにより、オペレーテ
ィングシステムに大幅な改造を加えることなく、かつシ
ステムのリアルタイム性に与える影響を最小限に抑えた
同期方式を実現することができる。また、オペレーティ
ングシステムの移植・アップグレード等を行う場合にも
、本方式に関する部分については、ハードウェアを直接
操作する部分のみの最小限の修正ですむという効果があ
る。
に使用される資源の側に設けることにより、オペレーテ
ィングシステムに大幅な改造を加えることなく、かつシ
ステムのリアルタイム性に与える影響を最小限に抑えた
同期方式を実現することができる。また、オペレーティ
ングシステムの移植・アップグレード等を行う場合にも
、本方式に関する部分については、ハードウェアを直接
操作する部分のみの最小限の修正ですむという効果があ
る。
排他制御されるべき周辺装置を制御するLSIには多く
の場合上述のセマフォとしての使い方が可能なI10ポ
ートとしてのレジスタが設けられている。また、そのよ
うな既存のレジスタがない場合にも、レジスタを1つ追
加する等することにより簡単に本発明を実現できる。
の場合上述のセマフォとしての使い方が可能なI10ポ
ートとしてのレジスタが設けられている。また、そのよ
うな既存のレジスタがない場合にも、レジスタを1つ追
加する等することにより簡単に本発明を実現できる。
第1図は本発明に基づくシステムの構成を示すブロック
図、第2図は従来技術の問題点を説明するための図であ
る。 Pl、P2:プロセッサ Plpn、Plpm、Plpo、P2px。 P2py:プロセス AP:アプリケーション DSS裏表す−ビス・ルーチン CH:カーソル・ハンドラ Cn:通信チャネル DC:表示制御装置
図、第2図は従来技術の問題点を説明するための図であ
る。 Pl、P2:プロセッサ Plpn、Plpm、Plpo、P2px。 P2py:プロセス AP:アプリケーション DSS裏表す−ビス・ルーチン CH:カーソル・ハンドラ Cn:通信チャネル DC:表示制御装置
Claims (1)
- 【特許請求の範囲】 複数のプロセスが共通の資源を排他的に使用するシステ
ムの同期方式において、 前記資源にセマフォを設け、前記プロセスの前記資源を
操作する部分が前記セマフォを用いた排他制御を行うこ
とを特徴とする同期方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15788388A JPH027131A (ja) | 1988-06-24 | 1988-06-24 | 同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15788388A JPH027131A (ja) | 1988-06-24 | 1988-06-24 | 同期方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH027131A true JPH027131A (ja) | 1990-01-11 |
Family
ID=15659501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15788388A Pending JPH027131A (ja) | 1988-06-24 | 1988-06-24 | 同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH027131A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06309011A (ja) * | 1993-04-08 | 1994-11-04 | Internatl Business Mach Corp <Ibm> | Faシステムの生産セル制御装置 |
-
1988
- 1988-06-24 JP JP15788388A patent/JPH027131A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06309011A (ja) * | 1993-04-08 | 1994-11-04 | Internatl Business Mach Corp <Ibm> | Faシステムの生産セル制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2557189B2 (ja) | デバイス操作方法 | |
| US5361375A (en) | Virtual computer system having input/output interrupt control of virtual machines | |
| KR100208497B1 (ko) | 윈도우 시스템 환경에서 시간임계처리의 운영방법 | |
| US20060095483A1 (en) | Modified computer architecture with finalization of objects | |
| JPH1049381A (ja) | 複数のデータ処理要求の処理方法及び処理システム、プログラムの実行方法及びシステム | |
| KR100285956B1 (ko) | 고속직렬버스에연결된동기식및비동기식장치의제어시스템과제어방법 | |
| JP3794119B2 (ja) | データ処理方法、記録媒体及びデータ処理装置 | |
| KR100315880B1 (ko) | 데이타처리유닛및작업순서결정방법 | |
| US5544307A (en) | Microcomputer development support system operable with only background monitor and without cache replacement | |
| US20030014558A1 (en) | Batch interrupts handling device, virtual shared memory and multiple concurrent processing device | |
| WO1997025672A2 (en) | A method and system for synchronizing concurrent sequential processes by means of intra-process update operations and inter-process adapt operations | |
| JP2585905B2 (ja) | マルチタスク実行装置 | |
| US5850510A (en) | Interpreter language processing device | |
| JP2769382B2 (ja) | 情報処理装置 | |
| JP2783275B2 (ja) | 分散並列処理プログラムデバッグ方式 | |
| JPH0585927B2 (ja) | ||
| JPS592051B2 (ja) | 相互排他要求選択装置 | |
| JPH0391055A (ja) | ハードウエアロックのセット方法、ハードウエアロック制御装置、ハードウエアロックの検出方法と装置 | |
| JP2000029508A (ja) | プログラマブルコントローラ | |
| JPH01282668A (ja) | 処理時間調停方式 | |
| US20020082722A1 (en) | Addon mechanism for a control system based on an extension data field | |
| JPS63155254A (ja) | 情報処理装置 | |
| JP2954006B2 (ja) | エミュレーション装置およびエミュレーション方法 | |
| JP3197045B2 (ja) | 拡張中央演算処理装置 | |
| JPH06242975A (ja) | 多重情報処理システムの仮想計算機ディスパッチ方式 |