JPH0271635A - 伝送路終端回路 - Google Patents
伝送路終端回路Info
- Publication number
- JPH0271635A JPH0271635A JP22374688A JP22374688A JPH0271635A JP H0271635 A JPH0271635 A JP H0271635A JP 22374688 A JP22374688 A JP 22374688A JP 22374688 A JP22374688 A JP 22374688A JP H0271635 A JPH0271635 A JP H0271635A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- test pattern
- signal
- frame
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は伝送路終端回路に関し、特に終端回路部の自己
診断機能を有する伝送路終端回路に関するものである。
診断機能を有する伝送路終端回路に関するものである。
従来の伝送路終端回路は、第２図に示すように、入力信
号のフレーム位相を検出するフレーム同期回路１と、伝
送路ワンダー吸収機能を有する速度変換回路２と、出力
側の速度変換回路３と、フレーム信号付加回路４とから
構成されている。ここで、入力側の速度変換回路２や出
力側の速度変換回路３は、伝送路速度１．５ Ｍｂ／、
や６．３ Ｍｂ／ ｓを内部処理の容易な２Ｍｂ／ｓ
、 ８Ｍｂ／−に変換、逆変換するために通常使用する
。
号のフレーム位相を検出するフレーム同期回路１と、伝
送路ワンダー吸収機能を有する速度変換回路２と、出力
側の速度変換回路３と、フレーム信号付加回路４とから
構成されている。ここで、入力側の速度変換回路２や出
力側の速度変換回路３は、伝送路速度１．５ Ｍｂ／、
や６．３ Ｍｂ／ ｓを内部処理の容易な２Ｍｂ／ｓ
、 ８Ｍｂ／−に変換、逆変換するために通常使用する
。
上述した従来の伝送路終端回路は、本来の伝送路終端機
能を満足するが、回路障害の検出機能を有していない。
能を満足するが、回路障害の検出機能を有していない。
そのため、例えば各速度変換回路２．３において書込み
や読出し動作が不良となった場合、重要な情報が誤った
送信先に出力される可能性もあり、システムの信頼性を
低下させる要因となっていた。
や読出し動作が不良となった場合、重要な情報が誤った
送信先に出力される可能性もあり、システムの信頼性を
低下させる要因となっていた。
このような問題点を解決するため、本発明は、入力信号
のフレーム位相を検出するフレーム同期回路と、入力信
号のワンダーを吸収する機能を有する速度変換回路と、
出力側の速度変換回路と、フレーム信号付加回路を具備
する伝送路終端回路において、入力信号のフレーム信号
位置に試験パタンを発生挿入する試験パタン発生回路と
、出力側で前記試験パタンを検出する試験パタン検出回
路と、入力信号と出力信号の位相調整を行い折返す制御
回路とを設けたものである。
のフレーム位相を検出するフレーム同期回路と、入力信
号のワンダーを吸収する機能を有する速度変換回路と、
出力側の速度変換回路と、フレーム信号付加回路を具備
する伝送路終端回路において、入力信号のフレーム信号
位置に試験パタンを発生挿入する試験パタン発生回路と
、出力側で前記試験パタンを検出する試験パタン検出回
路と、入力信号と出力信号の位相調整を行い折返す制御
回路とを設けたものである。
したがって、本発明においては、入力信号のフレーム信
号位置に試験パタンを挿入して出力側に折返すことによ
シ、伝送路終端回路の故障診断が可能になる。
号位置に試験パタンを挿入して出力側に折返すことによ
シ、伝送路終端回路の故障診断が可能になる。
、〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明による伝送路終端回路の一実施例を示す
ブロック図でお漬。同図において、１は入力信号のフレ
ーム位相を検出するフレーム同期回路、２は入力信号の
ワンダーを吸収する機能を有する速度変換回路、３は出
力側の速度変換回路、４はフレーム信号付加回路である
。また、５は入力信号のフレーム信号位置に試験パタン
を発生挿入する試験パタン発生回路、６は出力側で試験
パタンを検出する試験パタン検出回路、７は入力信号と
出力信号の位相調整を行い折返す折返し制御回路である
。なお、図中、同一符号は同一または相轟部分を示して
いる。
ブロック図でお漬。同図において、１は入力信号のフレ
ーム位相を検出するフレーム同期回路、２は入力信号の
ワンダーを吸収する機能を有する速度変換回路、３は出
力側の速度変換回路、４はフレーム信号付加回路である
。また、５は入力信号のフレーム信号位置に試験パタン
を発生挿入する試験パタン発生回路、６は出力側で試験
パタンを検出する試験パタン検出回路、７は入力信号と
出力信号の位相調整を行い折返す折返し制御回路である
。なお、図中、同一符号は同一または相轟部分を示して
いる。
ここで、フレーム同期回路１は入力信号のフレームを監
視し、通常のフレーム位相の検出と、伝送路障害の検出
機能を有している。しかして、入力信号のフレーム信号
は、このフレーム同期回路１でその役割を終えたのち、
試験パタン発生回路５においてフレーム信号位置に新た
に試験パタンを発生挿入する。このとき、試験パタンの
１例としては０／１交番パタンか有効である。そして、
この試験パタン付の入力信号は、ワンダー吸収機能やフ
レーム位相合せ機能を合せ持つ速度変換回路２に入力さ
れ、所望の速度に変換された後、内部処理側に出力され
る。
視し、通常のフレーム位相の検出と、伝送路障害の検出
機能を有している。しかして、入力信号のフレーム信号
は、このフレーム同期回路１でその役割を終えたのち、
試験パタン発生回路５においてフレーム信号位置に新た
に試験パタンを発生挿入する。このとき、試験パタンの
１例としては０／１交番パタンか有効である。そして、
この試験パタン付の入力信号は、ワンダー吸収機能やフ
レーム位相合せ機能を合せ持つ速度変換回路２に入力さ
れ、所望の速度に変換された後、内部処理側に出力され
る。
一方、出力側の信号は、内部処理速度から伝送路速度へ
変換する速度変換回路３を通った後、試験パタンの検出
回路６に入力される。このとき、試験パタンを０／１交
番とすると、この検出回路６は、信号反転回路と変化点
検出回路といった形式で容易に実現できる。この後、フ
レーム信号付加回路４で試験パタンをフレーム信号に置
換え出力する０ なお、制御回路Ｔは、入力信号の位相と出力信号の位相
調整を行い、入力信号に付加した試験パタンを出力信号
側へ折返すためのものである。
変換する速度変換回路３を通った後、試験パタンの検出
回路６に入力される。このとき、試験パタンを０／１交
番とすると、この検出回路６は、信号反転回路と変化点
検出回路といった形式で容易に実現できる。この後、フ
レーム信号付加回路４で試験パタンをフレーム信号に置
換え出力する０ なお、制御回路Ｔは、入力信号の位相と出力信号の位相
調整を行い、入力信号に付加した試験パタンを出力信号
側へ折返すためのものである。
以上説明したように本発明は、入力信号のフレーム信号
位置に試験パタンを挿入して、その試験パタンを内部処
理側で出力側に折返すことにより、比較的容易に伝送路
終端回路の故障診断が可能になり、システムの信頼性を
向上させることができる効果がある。
位置に試験パタンを挿入して、その試験パタンを内部処
理側で出力側に折返すことにより、比較的容易に伝送路
終端回路の故障診断が可能になり、システムの信頼性を
向上させることができる効果がある。
第１図は本発明による伝送路終端回路の一実施例を示す
ブロック図、第２図は従来の伝送路終端回路の一例を示
すブロック図である。 １・・拳・フレーム同Ｍ回Ｍ、２．３・・・・速度変換
回路、４・・・・フレーム付加回路、５轡・・・試験パ
タン発生回路、６・・−・試験パタン検出回路、７・・
・・折返し制御回路。
ブロック図、第２図は従来の伝送路終端回路の一例を示
すブロック図である。 １・・拳・フレーム同Ｍ回Ｍ、２．３・・・・速度変換
回路、４・・・・フレーム付加回路、５轡・・・試験パ
タン発生回路、６・・−・試験パタン検出回路、７・・
・・折返し制御回路。
Claims (1)
- 入力信号のフレーム位相を検出するフレーム同期回路と
、入力信号のワンダーを吸収する機能を有する速度変換
回路と、出力側の速度変換回路と、フレーム信号付加回
路を具備する伝送路終端回路において、入力信号のフレ
ーム信号位置に試験パタンを発生挿入する試験パタン発
生回路と、出力側で前記試験パタンを検出する試験パタ
ン検出回路と、入力信号と出力信号の位相調整を行い折
返す制御回路とを設けたことを特徴とする伝送路終端回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22374688A JPH0271635A (ja) | 1988-09-07 | 1988-09-07 | 伝送路終端回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22374688A JPH0271635A (ja) | 1988-09-07 | 1988-09-07 | 伝送路終端回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0271635A true JPH0271635A (ja) | 1990-03-12 |
Family
ID=16803053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22374688A Pending JPH0271635A (ja) | 1988-09-07 | 1988-09-07 | 伝送路終端回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0271635A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04183091A (ja) * | 1990-11-19 | 1992-06-30 | Nec Corp | 回線切替方式 |
-
1988
- 1988-09-07 JP JP22374688A patent/JPH0271635A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04183091A (ja) * | 1990-11-19 | 1992-06-30 | Nec Corp | 回線切替方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0271635A (ja) | 伝送路終端回路 | |
| JPS567154A (en) | Double system | |
| KR900005727A (ko) | 복제 시스템의 전환에 의한 데이타의 손실 또는 전와에 대한 보호 | |
| JPS5835284B2 (ja) | デ−タバスチェック方式 | |
| JPH0242036Y2 (ja) | ||
| SU1236428A1 (ru) | Устройство дл диагностировани технических объектов | |
| SU1132291A1 (ru) | Устройство дл регистрации сигналов неисправности | |
| SU598078A1 (ru) | Устройство дл блокировки информации | |
| SU1256092A1 (ru) | Устройство дл контрол синхронизма воспроизведенных сигналов | |
| JPS61115143A (ja) | スキヤンパスの誤動作検出回路 | |
| RU1805502C (ru) | Устройство дл контрол регистра сдвига | |
| JPH083078Y2 (ja) | デジタル多重化装置におけるａｉｓ送出回路 | |
| JPS63153700A (ja) | テレメ−タデ−タ収集方法 | |
| SU1236474A2 (ru) | Устройство управлени | |
| SU1481882A1 (ru) | Преобразователь перемещени в код | |
| SU1503069A1 (ru) | Устройство дл контрол последовательности импульсов | |
| JP2815041B2 (ja) | Ｌｓｉ内部状態確認回路 | |
| SU1383361A1 (ru) | Устройство дл контрол логического блока | |
| JPS597974B2 (ja) | ル−プ伝送システムの同期装置 | |
| JP2735760B2 (ja) | パターン検出回路 | |
| SU1247876A1 (ru) | Сигнатурный анализатор | |
| JPH04127718A (ja) | 位相差入力カウンタ・モジュール | |
| JPS63283345A (ja) | クロスコネクト装置の診断方式 | |
| KR960006404A (ko) | 프레임 동기 신호의 에러 검출 및 표시회로 | |
| JPH04241646A (ja) | ログアウト方式 |