JPH04127718A - 位相差入力カウンタ・モジュール - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、シーケンサ等に用いられ複数のパルス信号間
の異なる位相差をカウントする位相差入力カウンタ・モ
ジュールに関し、詳しくは、複数のパルス信号のうちい
ずれがが停止してもその信頼性を損なわないように改善
するものである。

〈従来の技術〉 シーケンサ等においては、例えばロータリー・エンコー
ダ等からの複数のパルス信号（Ａ相パルス信号、Ｂ相パ
ルス信号）を入力し、その位相差によりカウント・アッ
プまたはカウント・ダウンする位相差入力カウンタ・モ
ジュールが設置される。

その動作を第３図のタイムチャートを用いて詳しく説明
する。

この図は、Ａ相パルス信号（ａ）がＢ相パルス信号（ｂ
）に比べて９０度進んでいる場合はカウント・アップ、
Ａ相パルス信号（ａ＞がＢ相パルス信号（ｂ）に比べて
９０度遅れている場合はカウント・ダウンする例である
。

即ち、この例では、Ａ相パルス信号（ａ）の立ち上がり
タイミングｔｌ、ｔ２でＢ相パルス信号（ｂ）の状態を
みて、Ａ相パルス信号（ａ）が９０度進んでいる場合は
カウンタ値（ｃ）をｎからｎ−）−１，ｎ＋２とカウン
ト・アップする。

このように、従来の位相差入力カウンタ・モジュールは
動作する。

〈発明が解決しようとする課題〉 ここで、何らかの異常が発生してＢ相パルス信号（ｂ）
かタイミングｔ３で“Ｈ″のまま停止したとする。

この時、このような位相差カウンタ・モジュールは、常
にＡ相パルス信号（ａ＞の立ち上がりでＢ相パルス信号
（ｂ）をチエツクしているため、“Ｈ″状態のＢ相パル
ス信号（ｂ）が人相パルス信号（ａ）より９０度遅れて
いるように認識し、カウント値ｎ＋２から（ｎ＋２＞−
１，（ｎ＋２）−２のようにカウント・ダウンを開始す
る。

このように、従来の位相差入力カウンタ・モジュールは
、入力されたパルス信号が停止したような場合でもあた
かも正常状態のようにカウント動作を枕けるなめ、外部
からはその異常を発見することができなかった。

本発明は、上記のような課題を解決することを課題とし
、複数のパルス信号のいずれかに異常が発生した場合で
もこれを検出してエラー状態を認識できるようにするこ
とを目的とする。

く課題を解決するための手段〉 以上の課題を解決した本発明は、位相差の異なる複数の
パルス信号を入力してその位相差によりカウント・アッ
プまたはカウント・ダウンするカウント手段を有する位
相差入力カウンタ・モジュールにおいて、前記複数のパ
ルス信号を入力して前記カウント手段に対してカウント
・クロックを生成するとともにカウント・アップ・ステ
イタスまたはカウント・ダウン・ステイタスを送出する
クロック成分抽出回路と、前記複数のパルス信号のいず
れかが停止したことを検出して異常信号を送出する異常
検出回路と、前記異常検出回路の異常信号により前記カ
ウント・クロックの送出を禁止するカウント・クロック
停止回路とを備えることを特徴とする位相差入力カウン
タ・モジュールである。

く作用〉 本発明の位相差入力カウンタ・モジュールは、入力され
たパルス信号によりカウント・クロックとカウント方向
を決定し、複数のパルス信号のいずれかが停止した場合
、異常検出信号によりカウント・クロックの送出を禁止
する。

〈実施例〉 以下、図面を用いて本発明を実施した位相差入力カウン
タ・モジュールを説明する。

第１図において、１はＡ相パルス信号（ａ）及びＢ相パ
ルス信号（ｂ）を入力してカウント・アップ・ステイタ
スまたはカウント・ダウン・ステイタス（ｄ）を出力す
るとともにクロック（ｃ）を発生するクロック成分抽出
回路、２は人相パルス信号（ａ）及びＢ相パルス信号（
ｂ）を入力していずれかのパルス信号が停止したことを
検出して異常信号（ｅ）を出力する異常検出回路、３は
クロック成分抽出回路１からのクロック（ｃ）と異常検
出回路２の異常検出信号によりカウント。

タロツクＩｆ＞を送出または禁止するカウント、クロッ
ク停止回路、４はクロック成分抽出回路１のカウント・
アップ・ステイタスまたはカウント・ダウン・ステイタ
ス（ｄ）を受はカウント・クロック停止回路３からのカ
ウント・クロック（ｆ＞をカウントするカウンタ回路で
ある。更に、５はカウンタ回路４からカウンタ値（ｇ）
及び異常検出回路２から異常信号（ｅ）を入力してシー
ケンサ内の中央処理装置側へこれらのデータを出力する
スティタス回路、６は異常検出回路２の異常信号により
ＬＥＤ等を駆動してエラー表示（ｈ）を行うエラー表示
回路である。

次に、このように構成した本発明の位相差入力カウンタ
・モジュールの各ブロック及びその動作を第１図のブロ
ック図と第２図のタイムチャートとを用いて説明する。

Ａ相パルス信号（ａ）及びＢ相パルス信号（ｂ）は、タ
ロツク成分抽出回路１に入力され、クロック成分抽出回
路１は、Ａ相パルス信号（ａ＞の立ち上がり時点で、ク
ロック（ｃ）を生成し、Ｂｅパルス信号（ｂ）の状態を
チエツクする。タイミングｔａ、ｔｂ、ｔｃ、ｔｄの際
は、Ａ相パルス信号（ａ）はＢ相パルス信号（ｂ）より
９０度進んでいるので、スティタス（ｄ）は“Ｈ”　（
カウント・アップ）である、尚、カウント・アップ・ス
テイタス、カウント・ダウン・ステイタス（ｄの決定は
、Ａ相パルスの立ち上がりエツジでＢ相パルスが“Ｈ”
か“Ｌ”かをチエツクすることにより容易に判定できる
。更に、Ａ相パルスの立ち上がりエツジを検出すると１
個のパルスを生成する回路によりタロツク（ｃ）を発生
する。

同時に、Ａ相パルス信号（ａ）及びＢ相パルス信号（ｂ
）は異常検出回路２にも入力され、異常検出回路２はい
ずれかのパルス信号が停止状態でないことを監視し、ど
ちらか一方のパルス信号が停止した場合には異常信号（
ｅ）を出力する。ここで、Ａ相パルス信号（ａ）及びＢ
相パルス信号（ｂ）が共に停止した場合は、実際にロー
タリー・エンコーダ等が停止した状態であり、正常状態
である。ここで、いずれかのパルス信号が停止状態にあ
るか否かを検出するには、次の方式による。

即ち、Ａ相パルス信号（ａ＞及びＢ相パルスｆ；号（ｂ
）の各々のエツジ（立ち上がり、立ち下がりの両エツジ
）で、互いのパルスの状態（“Ｈ”または“Ｌ”）をサ
ンプリングし、３エツジ続けて相手の状態が同じ値を示
す場合は異常信号を送出する。詳しくは、Ａ相の立ち上
がり、立ち下がりの両エツジでＢ相の“Ｈ”、“Ｌ　”
をチエツクし、Ｂ相の立ち上がり、立ち下がり両エツジ
でＡ相の“Ｈ”、“Ｌ”をチエツクする６４エンジ連続
して同じ値を検出した場合は、カウント・アップからカ
ウント・ダウンまたはカウント・ダウンからカウント・
アップに変化した場合も含め、正常動作と判断する。そ
して、５エツジ連続して同じ値を検出した場合は相手の
パルス信号が停止したと判断でき、異常信号（ｅ）を送
出する。

カウント・クロック停止回路３は、タロツク成分抽出回
路１からのクロック（ｃ）を異常検出回路２の異常信号
（ｅ）のオン、オフ（“Ｈ”“Ｌ”）でゲートし、カウ
ンタ・クロック（ｆ）を生成する。即ち、異常信号（ｅ
）かオフ“Ｉ、”の時はクロック（Ｃ）はスルー、オン
“Ｈ”の時はタロツク（ｃ）の送出を禁止とする。

カウンタ回路４は、カウント・クロック停止口１３のカ
ウンタ・タロツク（ｆ＞とクロック成分抽出回＃Ｉｌの
カウント・アップ・ステイタスまたはカウント・ダウン
・ステイタス（ｄ）を受け、カウント値（ｇ）を更新す
る。

第２図のタイムチャートにあっては、第３図に示した従
来の装置のタイムチャートと同様に、タイミングｔａ、
ｔｂ、ｔｃ、ｔｄにあっては、Ａ相パルス信号（ａ）が
Ｂ相パルス信号（ｂ）より９０度進んでいると認識でき
、カウンタ回路４はカウント・アップ動作を続け、カウ
ント値（ｇ）はｎ、ｎ＋１．ｎ＋２．ｎ＋３．ｎ＋４と
なる。

これらのカウント値はインターフェイス信号（ｉ）とし
て中央処理装置側へ出力される。

次に、Ａ相パルス信号（ａ）のエツジｔｅでカウンタ値
はｎ＋４であるが、エツジｔｅから５エツジ続けてエツ
ジｔｉまでＢ相パルス信号（ｂ）か“１１パ状態である
。

タロツク成分抽出回路１は、４エツジ“Ｈ”が続いた時
点（ｔｈ）では、カウント方向の変更を含め正常とみな
し、エツジｔｆでカウント・アットスティタス（ｄ）を
アップ“Ｈ”からカウント・タウン・スティタス（ｄ）
をダウン“Ｌ”へ変更し、カウンタ値をｎ＋４がら（ｎ
−ｔ−４）−１゜＜ｎ＋４）−２へカウント・ダウンす
る。

そして、次のエツジ（ｔｉ）でＢ相パルス信号（ｂ）の
“Ｈ”を検出した時点で５エツジ（ｔｅ。

ｔｆ、ｔｇ、ｔｈ、ｔｉ）続けて“Ｈ”のため、異常検
出口Ｎｉ２はＢ相パルス信号（ｂ）が停止したことを表
わす異常信号（ｅ）をオン“Ｈ”とする。

これにより、カウント・クロック停止回路３はカウンタ
・クロック（ｆ）の送出を禁止し、この異常信号（ｅ）
はエラー表示回路６にも与えられＬＥＤを点灯する（ｈ
）。

一方、スティタス回路５にも異常信号（ｅ）は与えられ
、スティタス回路５は中央処理装置側へエラー・スティ
タス・オン“トビを送出する。そして、このエラー・ス
ティタスは中央処理装置側で−ｉｔ！認されると、クリ
アされる。

このようにして、本発明の位相差入力カウンタ・モジュ
ールは、位相差のある複数のパルス信号を入力し各々の
パルス信号のエツジで相手のパルス状態をチエツクして
、停止状態を検出するとカウント動作を止めてエラー・
スティタスを送出することができる。

〈発明の効果〉 以上述べたように、本発明の位相差入力カウンタ・モジ
ュールによれば、次の効果を得る６Ａ相パルス信号、Ｂ
相パルス信号が異常停止した場合、速やかにエラー表示
を行うことにより、外部からも一目でエラーが発生した
ことを認識できる。

また、スティタスのエラー・ビットをオンすることによ
り、シーケンサの中央処理装置でもエラーを認識でき、
プログラムでのエラー処理を実行できるとともに、誤カ
ウンｌ〜値でシーゲシサ自体か誤動作することもない。

以上のようなエラー検出動作を行うため、カウンタ・モ
ジュール自身も従来のらのに比べて信頼性の面で格段の
向上が得られる。

【図面の簡単な説明】

第１図は本発明を実施した位相差入力カウンタ・モジュ
ールの構成プロンク図、第２図は本発明の位相差入力カ
ウンタ・モジュールの動作を表わすタイムチャート、第
３図は従来の位相差入力力ウンタ・モジュールの動作を
説明するためのタイムチャートである。

Claims (1)

【特許請求の範囲】
1. （１）位相差の異なる複数のパルス信号を入力してその
   位相差によりカウント・アップまたはカウント・ダウン
   するカウント手段を有する位相差入力カウンタ・モジュ
   ールにおいて、前記複数のパルス信号を入力して前記カ
   ウント手段に対してカウント・クロックを生成するとと
   もにカウント・アップ・ステイタスまたはカウント・ダ
   ウン・ステイタスを送出するクロック成分抽出回路と、
   前記複数のパルス信号のいずれかが停止したことを検出
   して異常信号を送出する異常検出回路と、前記異常検出
   回路の異常信号により前記カウント・クロックの送出を
   禁止するカウント・クロック停止回路とを備えることを
   特徴とする位相差入力カウンタ・モジュール。