JPH0272638A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0272638A JPH0272638A JP63222458A JP22245888A JPH0272638A JP H0272638 A JPH0272638 A JP H0272638A JP 63222458 A JP63222458 A JP 63222458A JP 22245888 A JP22245888 A JP 22245888A JP H0272638 A JPH0272638 A JP H0272638A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- static electricity
- semiconductor device
- bernoulli chuck
- chuck
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
- H10W72/07141—Means for applying energy, e.g. ovens or lasers
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、半導体装置の製造方法に係り、さらに詳しく
は、半導体装置の製造過程において、半導体チップに蓄
積された静電気を除去するようにした半導体装置の製造
方法に関するものである。
は、半導体装置の製造過程において、半導体チップに蓄
積された静電気を除去するようにした半導体装置の製造
方法に関するものである。
［従来の技術］
多数のＩＣ回路パターンが形成されたウェーハは、ダイ
シング（切断）工程を経てそれぞれチップ状に切断され
、切断された各半導体チップは、これをリードフレーム
のダイパッドに取付けるダイボンド工程、半導体チップ
の電極とリードフレームのリードとをワイヤで接続する
ワイヤボンディング工程、半導体チップ、ワイヤ及びリ
ードの一部を合成樹脂等でパッケージするモールド工程
、及びパッケージの外側でリードを切断して折曲げるプ
レス工程を経て検査工程へ送られ、各種の検査が行なわ
れる。
シング（切断）工程を経てそれぞれチップ状に切断され
、切断された各半導体チップは、これをリードフレーム
のダイパッドに取付けるダイボンド工程、半導体チップ
の電極とリードフレームのリードとをワイヤで接続する
ワイヤボンディング工程、半導体チップ、ワイヤ及びリ
ードの一部を合成樹脂等でパッケージするモールド工程
、及びパッケージの外側でリードを切断して折曲げるプ
レス工程を経て検査工程へ送られ、各種の検査が行なわ
れる。
［発明か解決しようとする課題］
半導体装置は、通常上記のような工程によって製造され
るのであるが、ダイシング工程においては切粉を排出す
るため抵抗のきわめて大きい純水を使用しているので、
切削によって生じた静電気は純水を介して放電すること
ができず、半導体チップ内に蓄積される。そして半導体
チップは、静電気が蓄積されたま＼ダイボンド→ワイヤ
ボンディング→モールド→プレスの各工程を経て半導体
装置が製造され、最終の検査工程に至って初めて静電気
の存在が確認される。
るのであるが、ダイシング工程においては切粉を排出す
るため抵抗のきわめて大きい純水を使用しているので、
切削によって生じた静電気は純水を介して放電すること
ができず、半導体チップ内に蓄積される。そして半導体
チップは、静電気が蓄積されたま＼ダイボンド→ワイヤ
ボンディング→モールド→プレスの各工程を経て半導体
装置が製造され、最終の検査工程に至って初めて静電気
の存在が確認される。
半導体チップ内に静電気が蓄積されていると、特性劣化
、接合破壊、酸化膜破壊などを引き起すため、製品とし
て市場に出荷することができず、不良品として排除しな
ければならない。最終検査において不良品として不合格
になるもののうち静電気の存在によるものが意外に多く
、シかもこの不良品は、上記のように最終検査によって
発見されるため、手直し等による再生が不可能であり、
歩留り低下の大きな要因になっていた。
、接合破壊、酸化膜破壊などを引き起すため、製品とし
て市場に出荷することができず、不良品として排除しな
ければならない。最終検査において不良品として不合格
になるもののうち静電気の存在によるものが意外に多く
、シかもこの不良品は、上記のように最終検査によって
発見されるため、手直し等による再生が不可能であり、
歩留り低下の大きな要因になっていた。
本発明は上記の課題を解決すべくなされたもので、半導
体チップに蓄積された静電気を除去して不良品の発生を
低減することのできる半導体装置の製造方法を得ること
を目的としたものである。
体チップに蓄積された静電気を除去して不良品の発生を
低減することのできる半導体装置の製造方法を得ること
を目的としたものである。
［課題を解決するための手段］
本発明に係る半導体装置の製造方法は、半導体チップを
リードフレームに取付ける工程において、前記半導体チ
ップを移送する手段にベルヌーイチャックを用い、該チ
ャックにイオン化された空気を供給して該半導体チップ
に蓄積された静電気を除去するようにしたものである。
リードフレームに取付ける工程において、前記半導体チ
ップを移送する手段にベルヌーイチャックを用い、該チ
ャックにイオン化された空気を供給して該半導体チップ
に蓄積された静電気を除去するようにしたものである。
［発明の実施例］
本発明は、半導体装置の製造工程中、ダイボンド工程に
おいて半導体チップに蓄積された静電気を除去するよう
にしたものである。
おいて半導体チップに蓄積された静電気を除去するよう
にしたものである。
従来、ダイボンド工程においては、通常、第４図（ａ）
に示すように、リードフレーム１のダイパッド２に定量
吐出装置３によって接着剤４を塗布し、第４図（ｂ）に
示すようにコレット６に真空吸着された半導体チップ５
をダイパッド２の上まで移送し、コレット６を下降させ
て第４図（Ｃ）に示すように半導体チップ５をダイパッ
ド２に接着している。
に示すように、リードフレーム１のダイパッド２に定量
吐出装置３によって接着剤４を塗布し、第４図（ｂ）に
示すようにコレット６に真空吸着された半導体チップ５
をダイパッド２の上まで移送し、コレット６を下降させ
て第４図（Ｃ）に示すように半導体チップ５をダイパッ
ド２に接着している。
本発明は、上記の半導体チップ５を移送するコレット６
に、ベルヌーイチャックの原理を応用したものである。
に、ベルヌーイチャックの原理を応用したものである。
ベルヌーイチャックは、第３図に示すように、チャック
本体１１の軸方向に通気孔１２を設けると共に、本体１
１の下面に、通気孔１２の断面積より大きい断面積の開
口部１３を設けたものである。いま、通気孔１２から開
口部１３に向って圧縮空気を供給すると、この圧縮空気
は開口部１３において面積が拡大するため圧力が急速に
低下し、開口部１３内は負圧になる。したがって、開口
部１３に物体２０を近付づけると、物体２０は開口部１
３に吸弓されその位置に保持される。
本体１１の軸方向に通気孔１２を設けると共に、本体１
１の下面に、通気孔１２の断面積より大きい断面積の開
口部１３を設けたものである。いま、通気孔１２から開
口部１３に向って圧縮空気を供給すると、この圧縮空気
は開口部１３において面積が拡大するため圧力が急速に
低下し、開口部１３内は負圧になる。したがって、開口
部１３に物体２０を近付づけると、物体２０は開口部１
３に吸弓されその位置に保持される。
本発明は、上記のようなベルヌーイチャック１０に供給
される空気に、第１図に示すように、例えば高周波電流
１５を流し、あるいは直流高電圧を印加してコロナ放電
を発生させて空気をイオン化し、このイオン化された空
気１６を通気孔１２から開口部１３に供給し、半導体チ
ップ６を吸引してダイパッドまで移送し、接着するよう
にしたものである。
される空気に、第１図に示すように、例えば高周波電流
１５を流し、あるいは直流高電圧を印加してコロナ放電
を発生させて空気をイオン化し、このイオン化された空
気１６を通気孔１２から開口部１３に供給し、半導体チ
ップ６を吸引してダイパッドまで移送し、接着するよう
にしたものである。
上記のように構成した本発明においては、イオン化され
た空気１８をベルヌーイチャック１０に送るようにした
ので、ベルヌーイチャック１０は半導体チップ５を吸引
すると共に、吸引中に半導体チップに蓄積されていた静
電気イオンは空気中のイオンと中和して完全に放電し、
除去される。このため、次工程以降においては、半導体
チップ中には静電気が存在しないので、最終の検査工程
においても静電気の存在によって不良品となるものはな
い。
た空気１８をベルヌーイチャック１０に送るようにした
ので、ベルヌーイチャック１０は半導体チップ５を吸引
すると共に、吸引中に半導体チップに蓄積されていた静
電気イオンは空気中のイオンと中和して完全に放電し、
除去される。このため、次工程以降においては、半導体
チップ中には静電気が存在しないので、最終の検査工程
においても静電気の存在によって不良品となるものはな
い。
第２図（ａ） 、 （ｂ）は本発明に使用するベルヌー
イチャック１０の一例を示す縦断面図及び下面図である
。図において、１１は本体、１２は通気孔、１３は開口
部、１４は開口部１３の四隅に設けた空気の放出路であ
る。なお、ベルヌーイチャックの構造は図示のものに限
定するものではなく、適宜変更することができる。
イチャック１０の一例を示す縦断面図及び下面図である
。図において、１１は本体、１２は通気孔、１３は開口
部、１４は開口部１３の四隅に設けた空気の放出路であ
る。なお、ベルヌーイチャックの構造は図示のものに限
定するものではなく、適宜変更することができる。
［発明の効果］
以上の説明から明らかなように、本発明は、ダイボンド
工程において、半導体チップを移送する手段にベルヌー
イチャックを用い、これにイオン化された空気を供給し
て半導体チップを吸引するようにしたので、吸引中に半
導体チップに蓄積された静電気イオンと空気中のイオン
が中和し、静電気を完全に除去することができる。
工程において、半導体チップを移送する手段にベルヌー
イチャックを用い、これにイオン化された空気を供給し
て半導体チップを吸引するようにしたので、吸引中に半
導体チップに蓄積された静電気イオンと空気中のイオン
が中和し、静電気を完全に除去することができる。
このため、最終の検査工程において、従来静電気の存在
による不良品が２０％程度あったのを零にすることがで
き、製造歩留りを大幅に向上させることができた。
による不良品が２０％程度あったのを零にすることがで
き、製造歩留りを大幅に向上させることができた。
また、従来、半導体チップをコレットに真空吸着してい
たため、半導体チップに欠は等の損傷が発生することが
あったが、本発明はベルヌーイチャックを使用したので
、このような損傷の発生を防止できる効果もある。
たため、半導体チップに欠は等の損傷が発生することが
あったが、本発明はベルヌーイチャックを使用したので
、このような損傷の発生を防止できる効果もある。
第１図は本発明に使用するベルヌーイチャックの説明図
、第２図（ａ） 、 （ｂ）はそのチャック部分の縦断
面図及び底面図、第３図はベルヌーイチャックの原理的
説明図、第４図（ａ） 、（ｂ） 、（ｃ）はダイボン
ド工程の説明図である。 １：リードフレーム、２：ダイバッド、５：半導体チッ
プ、１０：ベルヌーイチャック、１１：本体、１２：通
気孔、１３：開口部。
、第２図（ａ） 、 （ｂ）はそのチャック部分の縦断
面図及び底面図、第３図はベルヌーイチャックの原理的
説明図、第４図（ａ） 、（ｂ） 、（ｃ）はダイボン
ド工程の説明図である。 １：リードフレーム、２：ダイバッド、５：半導体チッ
プ、１０：ベルヌーイチャック、１１：本体、１２：通
気孔、１３：開口部。
Claims (1)
- 【特許請求の範囲】 半導体チップをリードフレームに取付ける工程において
、 前記半導体チップを移送する手段にベルヌーイチャック
を用い、該チャックにイオン化された空気を供給して該
半導体チップに蓄積された静電気を除去することを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63222458A JPH0272638A (ja) | 1988-09-07 | 1988-09-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63222458A JPH0272638A (ja) | 1988-09-07 | 1988-09-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0272638A true JPH0272638A (ja) | 1990-03-12 |
Family
ID=16782731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63222458A Pending JPH0272638A (ja) | 1988-09-07 | 1988-09-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0272638A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5264040A (en) * | 1991-07-11 | 1993-11-23 | Sematech, Inc. | Rapid-switching rotating disk reactor |
| US5370709A (en) * | 1990-07-18 | 1994-12-06 | Kabushiki Kaisha Toshiba | Semiconductor wafer processing apparatus having a Bernoulli chuck |
| JP2011210297A (ja) * | 2010-03-29 | 2011-10-20 | International Manufacturing & Engineering Services Co Ltd | チップマウンタの吸着ノズル |
| JP2012064702A (ja) * | 2010-09-15 | 2012-03-29 | Hitachi High-Tech Instruments Co Ltd | ダイボンダ及び半導体製造方法 |
| JP2020047813A (ja) * | 2018-09-20 | 2020-03-26 | 株式会社東芝 | コレットチャック、半導体製造装置、および半導体装置の製造方法 |
| WO2022158166A1 (ja) * | 2021-01-19 | 2022-07-28 | 株式会社新川 | 半導体装置の製造装置 |
| WO2025126727A1 (ja) * | 2023-12-15 | 2025-06-19 | ヤマハロボティクスホールディングス株式会社 | 半導体装置の製造装置および半導体装置の製造方法 |
-
1988
- 1988-09-07 JP JP63222458A patent/JPH0272638A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5370709A (en) * | 1990-07-18 | 1994-12-06 | Kabushiki Kaisha Toshiba | Semiconductor wafer processing apparatus having a Bernoulli chuck |
| US5264040A (en) * | 1991-07-11 | 1993-11-23 | Sematech, Inc. | Rapid-switching rotating disk reactor |
| US5284805A (en) * | 1991-07-11 | 1994-02-08 | Sematech, Inc. | Rapid-switching rotating disk reactor |
| JP2011210297A (ja) * | 2010-03-29 | 2011-10-20 | International Manufacturing & Engineering Services Co Ltd | チップマウンタの吸着ノズル |
| JP2012064702A (ja) * | 2010-09-15 | 2012-03-29 | Hitachi High-Tech Instruments Co Ltd | ダイボンダ及び半導体製造方法 |
| JP2020047813A (ja) * | 2018-09-20 | 2020-03-26 | 株式会社東芝 | コレットチャック、半導体製造装置、および半導体装置の製造方法 |
| WO2022158166A1 (ja) * | 2021-01-19 | 2022-07-28 | 株式会社新川 | 半導体装置の製造装置 |
| JPWO2022158166A1 (ja) * | 2021-01-19 | 2022-07-28 | ||
| WO2022157830A1 (ja) * | 2021-01-19 | 2022-07-28 | 株式会社新川 | 半導体装置の製造装置 |
| US12131921B2 (en) | 2021-01-19 | 2024-10-29 | Shinkawa Ltd. | Manufacturing apparatus of semiconductor device |
| WO2025126727A1 (ja) * | 2023-12-15 | 2025-06-19 | ヤマハロボティクスホールディングス株式会社 | 半導体装置の製造装置および半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6373127B1 (en) | Integrated capacitor on the back of a chip | |
| US6376277B2 (en) | Semiconductor package | |
| US6329606B1 (en) | Grid array assembly of circuit boards with singulation grooves | |
| US6916686B2 (en) | Method of manufacturing a semiconductor device | |
| TW393716B (en) | Semiconductor die attaching apparatus having die pickup tool with plural contact parts for preventing electrostatic discharge | |
| US6750082B2 (en) | Method of assembling a package with an exposed die backside with and without a heatsink for flip-chip | |
| KR102913030B1 (ko) | 정전기 방전 보호 그리드를 포함하는 상호연결된 기판 어레이를 사용하는 마이크로일렉트로닉 패키지 제조 기법 | |
| JPH05226564A (ja) | 半導体装置 | |
| US20210242112A1 (en) | Semiconductor device with frame having arms and related methods | |
| JPH0272638A (ja) | 半導体装置の製造方法 | |
| JP2983620B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6077434A (ja) | 半導体装置 | |
| JPS61148852A (ja) | 半導体装置 | |
| US20020089066A1 (en) | Method and system for decapsulating a multi-chip package | |
| US8106489B1 (en) | Integrated circuit package and packaging method | |
| KR100486241B1 (ko) | 파티클 오염을 방지할 수 있는 반도체 패키지 및 그 조립방법 | |
| JP2001077279A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| US20020145186A1 (en) | Method of forming HSQFN type package | |
| JPS5972755A (ja) | 半導体装置 | |
| KR100370840B1 (ko) | 반도체패키지제조를위한웨이퍼와써킷테이프의접착방법 | |
| US8211748B2 (en) | Systems and methods for low profile die package | |
| KR19980027397A (ko) | 버틈 리드 패키지의 제조방법 | |
| KR0133388Y1 (ko) | 반도체 제조장비의 파티클 제거장치 | |
| CN1822363A (zh) | 半导体器件及其制造方法 | |
| JPH04164345A (ja) | 樹脂封止半導体装置およびその製造方法 |