JPH0272717A - 位相同期ループ - Google Patents
位相同期ループInfo
- Publication number
- JPH0272717A JPH0272717A JP63223570A JP22357088A JPH0272717A JP H0272717 A JPH0272717 A JP H0272717A JP 63223570 A JP63223570 A JP 63223570A JP 22357088 A JP22357088 A JP 22357088A JP H0272717 A JPH0272717 A JP H0272717A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- loop
- tri
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は位相同期ループ（ｐｈａｓｅ １ｏｃｋｅｄ
１ｏｏｐ）に関するものである。
１ｏｏｐ）に関するものである。
［従来の技術］
位相同期ループ（以下、ＰＬＬという〉は入力信号の位
相と、内部発振器の位相との位相差を検出して、内部発
振器の位相を入力信号の位相に一致するように内部発振
器の発振周波数を制御する回路であり、従来のＰＬＬと
しては第３図に示すものがあった。
相と、内部発振器の位相との位相差を検出して、内部発
振器の位相を入力信号の位相に一致するように内部発振
器の発振周波数を制御する回路であり、従来のＰＬＬと
しては第３図に示すものがあった。
第３図は従来のＰＬＬの回路構成を示すブロック図で、
図において（１）は周波数の基準となる基準信号が入力
される入力端子、（２）はディジタル位相比較器、（３
）はローパスフィルタが用いられたループフィルタ、（
４）は電圧制御発振器（以下、■ＣＯという） 、（５
）は出力端子である。
図において（１）は周波数の基準となる基準信号が入力
される入力端子、（２）はディジタル位相比較器、（３
）はローパスフィルタが用いられたループフィルタ、（
４）は電圧制御発振器（以下、■ＣＯという） 、（５
）は出力端子である。
次に動作について説明する。ディジタル位相比較器（２
）により入力端子（１）から入力した入力信号の位相と
、Ｖ ＣＯ（４）の出力信号の位相との位相差が検出さ
れ、位相誤差信号・が出力される。この位相誤差信号は
ローパスフィルタ（３）で平滑化され、雑音（フェーズ
ノイズ）が軽減され、応答特性（周波数切換の場合の同
期引込みの速度）が定められて、Ｖ ＣＯ（４）の制御
入力に与えられ、ｖｃｏ（４）の発振周波数を制御する
帰還回路が構成されており、出力端子（５）には入力端
子（１）から入力した入力信号の周波数に同期したｖ
ｃ ｏ （４）からの出力信号を得ることができる。
）により入力端子（１）から入力した入力信号の位相と
、Ｖ ＣＯ（４）の出力信号の位相との位相差が検出さ
れ、位相誤差信号・が出力される。この位相誤差信号は
ローパスフィルタ（３）で平滑化され、雑音（フェーズ
ノイズ）が軽減され、応答特性（周波数切換の場合の同
期引込みの速度）が定められて、Ｖ ＣＯ（４）の制御
入力に与えられ、ｖｃｏ（４）の発振周波数を制御する
帰還回路が構成されており、出力端子（５）には入力端
子（１）から入力した入力信号の周波数に同期したｖ
ｃ ｏ （４）からの出力信号を得ることができる。
し発明が解決しようとする課題］
上記のように従来のＰＬＩ−では、ループフィルタとし
てローパスフィルタが用いられており、このローパスフ
ィルタによってフェーズノイズが軽減され、応答特性が
定められている。応答特性を向上させるなめにはループ
バンドを広げる必要があるが、このループバンドを広げ
るとフェーズノイズが増加するという問題点があった。
てローパスフィルタが用いられており、このローパスフ
ィルタによってフェーズノイズが軽減され、応答特性が
定められている。応答特性を向上させるなめにはループ
バンドを広げる必要があるが、このループバンドを広げ
るとフェーズノイズが増加するという問題点があった。
この発明はかかる課題を解決するためになされたもので
、フェーズノイズを増加させずに応答特性を向上させる
ことができるＰＬＬを得ることを目的としている。
、フェーズノイズを増加させずに応答特性を向上させる
ことができるＰＬＬを得ることを目的としている。
［課題を解決するための手段］
この発明にかかるＰＬｒ−は、周波数切換動作中はルー
プバンドを広げ、周波数切換後にはループバンドを狭く
する可変ローパスフィルタをループフィルタとして用い
ることとした。
プバンドを広げ、周波数切換後にはループバンドを狭く
する可変ローパスフィルタをループフィルタとして用い
ることとした。
［作用］
この発明においては２周波数切換後作中はループバンド
を広げ、周波数切換後にはループバンドを狭くする可変
ローパスフィルタをループフィルタとして用いることと
したので、ループバンドを広げて応答特性を向上させ、
ループバンドを狭くしてフェーズノイズの減少をはかる
ことができる。
を広げ、周波数切換後にはループバンドを狭くする可変
ローパスフィルタをループフィルタとして用いることと
したので、ループバンドを広げて応答特性を向上させ、
ループバンドを狭くしてフェーズノイズの減少をはかる
ことができる。
［実施例］
以下、この発明の実施例を図面について説明する。第１
図はこの発明によるＰＬＬに使用する可変ローパスフィ
ルタ（可変アクティブローパスフィルタ）の回路構成を
示すブロック図で、図において（６）は進み信号入力点
、（７）は遅れ信号入力点、（８）はディジタルスイッ
チ、（９）〜（１２）はそれぞれトライステートバッフ
ァ、（１３）〜り１７）はそれぞれループを決定するた
めの抵抗、（１８）はコンデンサ、（１９）はオペアン
プ、（２０）は選択信号入力点、（２１）はローパスフ
ィルタの出力点である。なおトライステートバッファ（
９） 、 （１０）及び抵抗（１３）、 （１４）で構
成される回路を第１の回路、トライステートバッファ（
１１）、 （１２＞及び抵抗（１５）、 （１６）で
構成される回路を第２の回路ということとする。
図はこの発明によるＰＬＬに使用する可変ローパスフィ
ルタ（可変アクティブローパスフィルタ）の回路構成を
示すブロック図で、図において（６）は進み信号入力点
、（７）は遅れ信号入力点、（８）はディジタルスイッ
チ、（９）〜（１２）はそれぞれトライステートバッフ
ァ、（１３）〜り１７）はそれぞれループを決定するた
めの抵抗、（１８）はコンデンサ、（１９）はオペアン
プ、（２０）は選択信号入力点、（２１）はローパスフ
ィルタの出力点である。なおトライステートバッファ（
９） 、 （１０）及び抵抗（１３）、 （１４）で構
成される回路を第１の回路、トライステートバッファ（
１１）、 （１２＞及び抵抗（１５）、 （１６）で
構成される回路を第２の回路ということとする。
第１図に示すように進み信号入力点（６）には、ディジ
タル位相比較器（２）の出力である位相誤差信号のうち
の進み信号が入力され、遅れ信号入力点（７）には位相
誤差信号のうちの遅れ信号が入力される。
タル位相比較器（２）の出力である位相誤差信号のうち
の進み信号が入力され、遅れ信号入力点（７）には位相
誤差信号のうちの遅れ信号が入力される。
次に、第１図に示す可変アクティブローパスフィルタの
動作について説明する。ＰＬＬが非同期状態（即ち、周
波数切換動作中）にあるときは、その状態が選択信号入
力点く２０）がらディジタルスイッチ（８）に伝えられ
、このディジタルスイッチ（８）が動作してトライステ
ートバッファ（９） 、 （１０）を選択し、進み信号
入力点（６）及び遅れ信号入力点（７）に入力される両
信号はそれぞれトライステートバッファ（９） 、 （
１０）へ加えられる。
動作について説明する。ＰＬＬが非同期状態（即ち、周
波数切換動作中）にあるときは、その状態が選択信号入
力点く２０）がらディジタルスイッチ（８）に伝えられ
、このディジタルスイッチ（８）が動作してトライステ
ートバッファ（９） 、 （１０）を選択し、進み信号
入力点（６）及び遅れ信号入力点（７）に入力される両
信号はそれぞれトライステートバッファ（９） 、 （
１０）へ加えられる。
一方この状態のときには、ディジタルスイッチ（８）か
らの論理信号によりトライステートバッファ（１１）、
（１２）はハイインピーダンスとなっており、またト
ライステートバッファ＜９） 、 （１０）に接続され
ている抵抗（１３）、 （１４）は、トライステートバ
ッファ（１１）、 （１２）に接続されている抵抗（１
５）、（１６）より抵抗値が小さく取られているので、
この状態における遮断周波数は第２図の実線で示すもの
となる。従ってこの状態においては、ループバンドを広
く取ることができ、速い周波数切換が可能であり、応答
特性を向上させることができる。
らの論理信号によりトライステートバッファ（１１）、
（１２）はハイインピーダンスとなっており、またト
ライステートバッファ＜９） 、 （１０）に接続され
ている抵抗（１３）、 （１４）は、トライステートバ
ッファ（１１）、 （１２）に接続されている抵抗（１
５）、（１６）より抵抗値が小さく取られているので、
この状態における遮断周波数は第２図の実線で示すもの
となる。従ってこの状態においては、ループバンドを広
く取ることができ、速い周波数切換が可能であり、応答
特性を向上させることができる。
次にＰＬＬが同期状態（即ち、周波数切換後の状態）に
なったときは、その状態が選択信号入力点（２０）から
ディジタルスイッチ（８）に伝えられ、このディジタル
スイッチ（８）が動作してトライステートバッファ（１
１）、 （１２）を選択し、進み信号入力点（６）及び
遅れ信号入力点（７）に入力される両信号はそれぞれト
ライステートバッファ（１１）、 （１２）へ加えられ
、またディジタルスイッチ（８）からの論理信号により
トライステートバッファ（９）。
なったときは、その状態が選択信号入力点（２０）から
ディジタルスイッチ（８）に伝えられ、このディジタル
スイッチ（８）が動作してトライステートバッファ（１
１）、 （１２）を選択し、進み信号入力点（６）及び
遅れ信号入力点（７）に入力される両信号はそれぞれト
ライステートバッファ（１１）、 （１２）へ加えられ
、またディジタルスイッチ（８）からの論理信号により
トライステートバッファ（９）。
（１０）がハイインピーダンスとなり、この状態におけ
る遮断周波数は第２図の破線で示すようになり、ループ
バンドを狭く取ることができ、フェーズノイズを減少さ
せることができる。
る遮断周波数は第２図の破線で示すようになり、ループ
バンドを狭く取ることができ、フェーズノイズを減少さ
せることができる。
なお上記実施例では、アクティブフィルタを使用する場
合にづいて説明しているが、ラグリードフィルタ等のパ
ッシブフィルタについても、この発明を実施できること
は言うまでもない。
合にづいて説明しているが、ラグリードフィルタ等のパ
ッシブフィルタについても、この発明を実施できること
は言うまでもない。
［発明の効果］
この発明は以上説明したように、ループフィルタに可変
ローパスフィルタを使用することとしたので、周波数切
換動作中はループバンドを広げ、周波数切換後にはルー
プバンドを狭くすることができ、フェーズノイズを増加
させずに応答特性を向上させることができるという効果
がある。
ローパスフィルタを使用することとしたので、周波数切
換動作中はループバンドを広げ、周波数切換後にはルー
プバンドを狭くすることができ、フェーズノイズを増加
させずに応答特性を向上させることができるという効果
がある。
第１図はこの発明に使用する可変アクティブローパスフ
ィルタの回路構成を示すブロック図、第２図は遮断周波
数を示す図、第３図は従来のＰＬＬの回路構成を示すブ
ロック図。 （１）は入力端子、（２）はディジタル位相比較器、（
３）はローパスフィルタ、（４）はＶＣＯｌ（５）は出
力端子、（６）は進み信号入力点、（７）は遅れ信号入
力点、り８）はディジタルスイッチ、（９）〜（１２）
はそれぞれトライステートバッファ、（１３）〜（１７
）はそれぞれ抵抗、（１８）はコンデンサ、（１９）は
オペアンプ、（２０）は選択信号入力点、（２１）はロ
ーパスフィルタの出力点。 第１図 第３図 ２υ ６：進み信号入力点 １３〜１７：抵抗 第２図 ５：出刃端子 周波数
ィルタの回路構成を示すブロック図、第２図は遮断周波
数を示す図、第３図は従来のＰＬＬの回路構成を示すブ
ロック図。 （１）は入力端子、（２）はディジタル位相比較器、（
３）はローパスフィルタ、（４）はＶＣＯｌ（５）は出
力端子、（６）は進み信号入力点、（７）は遅れ信号入
力点、り８）はディジタルスイッチ、（９）〜（１２）
はそれぞれトライステートバッファ、（１３）〜（１７
）はそれぞれ抵抗、（１８）はコンデンサ、（１９）は
オペアンプ、（２０）は選択信号入力点、（２１）はロ
ーパスフィルタの出力点。 第１図 第３図 ２υ ６：進み信号入力点 １３〜１７：抵抗 第２図 ５：出刃端子 周波数
Claims (2)
- （１）電圧制御発振器と、この電圧制御発振器からの出
力信号の位相と基準信号の位相との間の位相差を検出し
位相誤差信号を送出する位相比較器と、位相誤差信号を
平滑化するためのループフィルタと、このループフィル
タを介した位相誤差信号を上記電圧制御発振器の制御入
力とする帰還回路で構成され、上記電圧制御発振器の発
振周波数を上記基準信号の周波数に同期させた出力信号
を送出する位相同期ループにおいて、 上記ループフィルタとして、周波数切換動作中はループ
バンドを広げ、周波数切換後にはループバンドを狭くす
る可変ローパスフィルタを使用したことを特徴とする位
相同期ループ。 - （２）上記可変ローパスフィルタは、第１の抵抗値の抵
抗がそれぞれ接続され位相誤差信号のうちの進み信号が
入力されるトライステートバッファおよび遅れ信号が入
力されるトライステートバッファとからなる第１の回路
と、この第１の回路と同様に構成され上記第１の抵抗値
より大きな抵抗値を有する第２の抵抗がそれぞれ接続さ
れた第２の回路と、周波数切換状態に在るか否かを判定
しこの結果によって上記第１の回路か上記第２の回路か
を選択するディジタルスイッチとを備えたことを特徴と
する請求項第１項記載の位相同期ループ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63223570A JPH0272717A (ja) | 1988-09-08 | 1988-09-08 | 位相同期ループ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63223570A JPH0272717A (ja) | 1988-09-08 | 1988-09-08 | 位相同期ループ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0272717A true JPH0272717A (ja) | 1990-03-13 |
Family
ID=16800235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63223570A Pending JPH0272717A (ja) | 1988-09-08 | 1988-09-08 | 位相同期ループ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0272717A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58130631A (ja) * | 1982-01-28 | 1983-08-04 | Fujitsu Ltd | フエイズロツクドル−プ |
-
1988
- 1988-09-08 JP JP63223570A patent/JPH0272717A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58130631A (ja) * | 1982-01-28 | 1983-08-04 | Fujitsu Ltd | フエイズロツクドル−プ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6549599B2 (en) | Stable phase locked loop having separated pole | |
| JPH0795072A (ja) | 位相同期発振回路 | |
| JPS6340370B2 (ja) | ||
| JPH06303133A (ja) | 発振回路、周波数電圧変換回路、位相同期ループ回路及びクロック抽出回路 | |
| EP0361746B1 (en) | Automatic phase controlling circuit | |
| JPS62126712A (ja) | Ｐｌｌ回路 | |
| JPH0786930A (ja) | 位相同期回路 | |
| JP2643766B2 (ja) | Ｐｌｌ回路 | |
| JPS59827Y2 (ja) | 位相同期回路 | |
| JPH0749870Y2 (ja) | Ｐｌｌ回路 | |
| JP2560113B2 (ja) | データ復調回路 | |
| JPH09214332A (ja) | Ｐｌｌ回路 | |
| JPS6187427A (ja) | フエ−ズロツクル−プ回路 | |
| JP2735092B2 (ja) | フェーズロックドループ回路 | |
| JPH0786934A (ja) | 周波数シンセサイザ | |
| JPS6297428A (ja) | Ｐｌｌ回路 | |
| JPH09252250A (ja) | 位相同期回路 | |
| JPS59202736A (ja) | 位相同期回路 | |
| JPH0379888B2 (ja) | ||
| JP3161137B2 (ja) | Ｐｌｌ回路 | |
| JPH0865152A (ja) | 位相同期ループ回路 | |
| JPH0496424A (ja) | 信号発生器 | |
| JPH09200046A (ja) | 位相差制御ｐｌｌ回路 | |
| JPH05160723A (ja) | 回路の位相同期用自動装置 | |
| JPH0267008A (ja) | Ｐｌｌ回路 |