JPH0272747A - 波形整形回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は伝送路を介して受信したディジタル信号の波
形を整形する波形整形回路に関するものである。

〔従来の技術〕

第５図は従来のポイント間伝送路を示す構成図である０
図において、（１）は両端木馬（２１（３１間の信号の
伝送を行うポイント間伝送路、（４ａ）および（４ｂ）
は端末局（２）　（３１の出力端子ＴＸからの電気信号
を光信号に変換して光ファイバ（５ａ）　（５ｂ）へ出
力する電光変換モジュール（以下、Ｅ１０モジュールと
いう）　、　（６ａ）および（６ｂ）は光ファイバ（５
ａ）　＜５ｂ）からの光信号を電気信号に変換して端末
局（３１（２１の入力端子ＲＸに出力する光電変換モジ
ュール（以下０／Ｅモジュールという）である。Ａは端
子局（２１の出力端子ＴＸからＥ１０モジュール（４ａ
）の入力端子ＩＮへ出力される発信信号、Ｘは光ファイ
バ（５ａ）内の光信号、ＢはＯ／Ｅモジュール（６ａ）
の出力端子ＯＵＴから端末局（３）の入力端子ＲＸに出
力される受信信号であり、第６図はこれら各信号のタイ
ミングチャートである。

次に、ディジタル信号を端末局（２）から端末局（３）
へ伝送する場合の動作について説明する。先ず、端末局
（２Ｊの出力端子ＴＸから出力された発信信号ＡはＥ１
０モジュール（４ａ）で光信号に変換され、光信号Ｘと
なって光ファイバ（５ａ）中を伝搬して０／Ｅモジユー
ル（６ａ）の入力端子ＲＸに達する。

ここで電気信号に変換され受信信号Ｂとして端末局（３
）の入力端子ＲＸに出力される。この場合、第６図のタ
イミングチャートに示すように、信号は伝送系を伝搬し
ていくに従い遅延してくる。そして、ディジタル信号が
ＬレベルからＨレベルに立上る部分の遅延時間ＴＬＨと
逆にＨレベルからＬレベルに立下る部分の遅延時間ＴＩ
化とは一般に同一とはならない。この結果、例えば、第
６図に示すように、厳密には受信信号Ｂの波形は発信信
号Ａの波形とは異なったものとなるが、この差が極めて
小さい範囲であれば問題とはならない。

なお、端末局（３）から端末局（２）へ伝送する場合も
上記と全く同様であるので説明を省略する。

〔発明が解決しようとする課題〕

従来のポイント間伝送路は以上のように構成されている
ので、例えば、第７図に示すように、複数のポイント間
伝送路（Ｉａ）　（Ｉｂ）・・・を順次直列に接続して
伝送路の亘長を延長した場合、伝送における遅延時間Ｔ
ＬＨ，ＴＩ化が累積し、第８図に示すように、最終的に
出力される受信信号の波形が、元の発信信号の波形に比
較して著しく変形し、正常なデータ伝送が不可能になる
可能性がある。

この不具合を防止するため　Ｐ　Ｌ　Ｌ　（Ｐｈａｓｅ
ｌｏｃｋｅｄ　　１ｏｏｐ）回路を使って受信側で同期
信号を作成する方式が知られている。即ち、各ポイント
間伝送路（ｌａ）　（ｌｂ）・・・間の中継部にＰＬＬ
回路を設け、ディジタル信号のデータ部に先行して送出
されるプリアンプル部の信号を使ってロック（同期）さ
せる方式である。

しかし、ＰＬＬ回路は、周知のように、送られてきた信
号に対して位相がロック（同期）する迄に引き込み時間
が必要となり、これによりプリアンプル部の信号を消費
してしまう。従って、複数の中継部にＰＬＬ回路を設け
て同期化を図る場合、その個数に応じて信号のプリアン
プル部を増大させる必要があり伝送効率が低下するとい
う問題点があった。

この発明は以上のような問題点を解消するためになされ
たもので、信号のプリアンプル部をほとんど消費せず伝
送に基づく波形歪を除去し、この波形歪の累積による伝
送誤りの発生を未然に防止することができる波形整形回
路を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係る波形整形回路は、ビット時間幅の偶数分
の１の時間幅のクロックパルスを発生するクロック信号
発生回路と、受信信号を上記クロックパルスでサンプリ
ングし、上記受信信号がＨレベルに立上った時点で上記
クロックパルスのカウントを開始しそのカウント数が上
記ビット時間幅と伝送路の伝送遅延時間とで定まる所定
の値になるまで上記Ｈレベルが継続したとき上記ビット
時間幅に比較して十分短い時間幅のパルスを発生させ、
次に上記受信信号がＬレベルに立下った時点で上記クロ
ックパルスのカウントを開始し以後そのカウント数が上
記ビット時間幅の地に相当する値に達する毎に立上り立
下りを交互に繰返すパルス信号を出力するカウンタ回路
と、このカウンタ回路の出力パルス信号をクロック入力
端子に、上記受信信号をデータ入力端子にそれぞれ入力
する９７９７１７０７１回路とを備えたものである。

〔作　　用〕

ディジタルの受信信号はカウンタ回路に入力される。カ
ウンタ回路はクロック信号発生回路がらのクロックパル
スを用いて上記受信信号をサンプリングし、その信号が
■］レベルに立Ｅった時点を検知してカウントを開始す
る。このＨレベルが継続しそのカウント数が所定の値、
即ち、伝送路の伝送遅延時間に基づく波形歪を考慮して
も正規の信号が発信されたと判断できるとして設定され
た時間幅に相当する所定のカウント数に達すると十分短
い時間幅のパルスを発生する。受信信号の■］レベルが
所定のカウント数まで継続しなかった場合はカウントが
リセットされる。カウンタ回路は、短いパルスを発生し
た後、受信信号がＬレベルに立下った時点で再びクロッ
クパルスのカウントを開始する。以後、カウンタ回路は
そのカウント数がビット時間幅の１／２に相当する値に
達する毎に立上り立下りを交互に繰り返すパルス信号を
出力する。即ち、カウンタ回路は、受信信号が最初に立
上りそのＨレベルの継続時間からその信号が正規に発信
されたディジタル信号であるか否か°を判別し、その直
後の受信信号の立下りの時点を基準に同期パルスを発生
する。

０７９７１７０７１回路は、カウンタ回路からの同期パ
ルスの各立上り時点で受信信号のレベルをその出力端子
から出力する。

〔実　施　例〕

第１図はこの発明の一実施例における波形整形回路を示
すブロック図である。図において、（７）はクロック信
号発生回路で、ディジタル信号の１ビット分の時間幅で
あるビット時間幅Ｔの偶数分の１の時間幅のタロツクパ
ルスａ、換言すれば信号伝送速度の偶数倍の速さを有す
るクロックパルスを発生する。Ｂはカウンタ回路で、以
下にその詳細を説明する。（９）θ〔はカウンタで、リ
セット端子ＲがＬレベル（以下ｒｌ、Ｊと記す〉のとき
はクロック入力端子Ｔへ入力されるクロックパルスをそ
の立上りでカウントし、このカウント数が設定された所
定のカウント数に達する毎に立上り立下りを繰り返すパ
ルス信号を出力端子Ｑがら出力する。

リセット端子ＲがｒＨ，になるとリセットされる。

ここで、カウンタ（９）の上記した所定のカウント数と
しては、正規なデータ伝送を行っている場合に連続して
信号が「Ｌ」となる期間よりも更に長い時間幅に相当す
る上記クロックパルスａのパルス数Ｍに設定される。カ
ウンタαωの場合は信号のビット時間幅Ｔの釉の時間幅
に相当するパルス数Ｎに設定される。　（１１）（１２
）はＲＳフリップフロップ（以下Ｒ３−ＦＦと記す）で
、セット入力端子Ｓがｒｌ（Ｊになると出力端子Ｑにｒ
Ｈ，を、シセット入力端子Ｒが「Ｈ」になると出力端子
Ｑに「Ｌ」を出力し、両端子Ｓ、Ｒが共に「Ｌ」のとき
は出力端子Ｑはそれまでの信号レベルを継続して出力す
る。（１３）（１４）は入力のすべてがｒｌ、Ｊのとき
のみ「Ｈ」を出力し、他のときは「Ｌ」を出力するアン
ドゲート１．（１５）　（１６）　（１７）は入力のす
べてがｒ）（Ｊのときのみ「Ｉ４」を出力し、他のとき
は「Ｌ」を出力するアンドゲート、（１８）　（１９）
は入力のいずれかが「Ｉ４」のとき「Ｈ」を出力し、入
力のすべてが「Ｌ」のときのみｒｌ、Ｊを出力するオア
ゲート、（２０）は入力のレベルを反転させるインバー
タである。　（２１）は０７９７１７０１１回路（以下
Ｄ−ＦＦと記す）で、クロック入力端子Ｔへの入力信号
の立上りでデータ入力端子りへの入力信号を出力端子Ｑ
へ伝達する。　（２２）は波形整形回路の入力端子で、
伝送路を介して受信した受信信号すが入力され、Ｄ　−
Ｆ　Ｆ　（２＋＞の端子りに接続されている。　（２３
）は波形整形回路の出力端子で、波形整形後の信号ｌが
この端子から出力され、Ｄ−Ｆ　Ｆ　（２１）の端子Ｑ
に接続されている。

次に動作について、各信号のタイミングチャートを示す
第２図をも含めて説明する。説明の便宜上、受信信号す
として第２図に示すような信号を仮定する。即ち、受信
信号すは時刻Ｔ１まで「Ｌ」、時刻Ｔ１で「Ｈ」に立上
り、時間幅Ｕを経て時刻Ｔ２で再びｒ　ｌ、　Ｊに立下
る。ここで、時間幅Ｕの立上りは雑音等に基づくもので
、正規に発信された信号でなく、その時間幅はごく短く
、カウンタ０〔で設定したビット時間幅の磯の時間幅（
パルス数Ｎに相当）より短いものとする。なお、正規に
発信された信号であるか否かを受信信号の立上りからの
継続時間で判別するには、ビット時間幅に対して、伝送
遅延時間ＴＬＨ，ＴＨＬの値がどの程度にまでなるかを
考慮する必要があるが、この実施例では、十分な余裕を
とりこれをビット時間幅Ｔの地としている。

次に、受信信号すは時刻Ｔ２からＩ４まで「Ｌ」となる
、そして、その期間■はカウンタ（９）の設定時間（パ
ルス数Ｍに相当）より長いものとする。

そして、受信信号すは時刻Ｉ４後、ビット時間幅をＴと
する正規の信号を継続するものとする。

以下、第２図の時間軸に沿って説明する。

１）時刻Ｔ１まで この期間、信号すは「Ｌ」であるから、カウンタ（９）
の端子Ｒはｒｌ、Ｊとなりカウンタ（９）は端子Ｔに入
力されるクロックパルスをカウントする。そして、この
カウント数がＭになる毎に、端子Ｑからの信号ｄを「Ｈ
Ｊ　ｒＬＪ・・・とすることになるが、信号ｄが一旦「
１４」になると、アンドゲート（１３）によりカウンタ
（９）の端子Ｔへの入力は「Ｌ」になり、カウントがそ
れ以上進行せず、信号ｄを川］」の状態で保持する。従
って、時刻Ｔ１までの時間が十分長いものと考えると、
この期間信号ｄはｒ　）（Ｊとなる。ＲＳ　−Ｆ　Ｆ　
（１２）の端子Ｒへの入力は「Ｉ４」であるので、その
端子Ｑからの信号ｅは「Ｌ」となり、この結果、オアゲ
ート（１８）の出力も「Ｌ」となり、アントゲ−１−（
１５）の出力信号Ｃは「Ｌ」を保持してカウンタ００）
の端子Ｔにはクロックパルスは入力されない。ＲＳ　−
Ｆ　Ｆ　（１１）の端子Ｓへの入力はｒ　Ｈ、であるの
で、その端子Ｑがらの信号りはｒ）（Ｊとなるが、アン
ドゲート（１６）の出力信号ｊは、信号す、ｅが共にｒ
ｌ、Ｊであるからｒｌ、Ｊとなる。また、アンドゲート
（１４）の出力信号ｆは、信号す、ｅが共に「Ｌ」であ
るがらｒ［（Ｊとなる。オアゲート（１９）の出力信号
にはｒＨ，となりカウンタα０１の端子Ｒに入力される
。

従って、カウンタａωはリセットされた状態で、がつ入
力パルスもなく、端子Ｑの出力信号ｉは「Ｌ」を保持す
る。この結果、Ｄ　−Ｆ　Ｆ　（２１）は以前に入力さ
れている信号すのｒ［、Ｊの出力を端子Ｑがら信号ｅと
して継続して出力する。

２）時刻Ｔ１からＩ２まで 時刻Ｔ１で信号すがｒ　）（Ｊに立上るので、カウンタ
（９）をリセットして信号ｄを「し」とする。そして、
アンドゲート（１４）の出力信号ｆを「ＬＪとし、更に
オアゲート（１９）の出力信号ｋを「Ｌ」とし、これを
受けて、カウンタ（ｌＯ）はカウントを開始する体制と
なる。また、同じく信号すの立上りで、オアゲート（１
８）の出力をｒ）（Ｊとするので、アントゲ−）　（１
５）の出力信号Ｃはクロックパルスａをそのまま出力す
ることになり、カウンタ叫はそのパルスをカウントする
。しかし、このカウント数が設定値Ｎになるまでに、即
ち、時間幅でＵだけ経過した時刻Ｔ２で信号すは再びｒ
　Ｌ　」に立下る。従って、カウンタＯＩの出力信号ｉ
はｒ　Ｌ　Ｊを維持したままであるのでＤ　−Ｆ　Ｆ　
（２１）の出力信号Ｉもｒ　Ｌ　Ｊを継続する。

以上の動作により、波形整形回路は受信信号すに現れた
時間幅Ｕの部分を不正常な信号部分と判断してこれを除
去したことになる。

３）時刻Ｔ２からＩ４まで 時刻Ｔ１から信号ｄがｒｌ、となってカウンタ（９）に
はクロックパルスが入力されているので、時刻Ｔ２で信
号すが「Ｌ」になると、カウンタ（９）はカウントを開
始する。また、信号すが「Ｌ」になるので、カウンタ０
０）への入力信号Ｃを再びｒ　Ｌ　Ｊとし、アンドゲー
ト（Ｉ４）の出力信号ｆを「ｒイ」に、この結果オアゲ
ート（１９）の出力信号ｋをｒ　Ｉ−１、にしてカウン
タα〔をリセットする。カウンタ（９）のカウントが進
行して時刻Ｔ３に至るとこのカウントしたパルス数がＭ
に達し、その出力信号ｄを「Ｉ４」に立上がらせる。こ
の結果、カウンタ（９）へのクロックパルスの入力が途
絶えることになる。

以上の動作により、波形整形回路は、正規なデータは行
われていないと判断して、その出力信号Ｉはｒｌ、Ｊを
維持する。

４）時刻Ｔ４からＩ５まで 受信信号すが時刻Ｔ２から時間幅にして■の間、「Ｌ」
を維持した後、時刻Ｔ４でｒ　ＨＪに立上る。

これによって、カウンタ（９）はリセットされ、信号ｄ
はｒ［、Ｊとなる。そして、アンドゲート（１４）の出
力信号ｆはｒ　Ｌ　Ｊに、オアゲート（１９）の出力信
号には「Ｌ」になり、アンドゲート（１５）の出力信号
Ｃはクロックパルスになるので、カウンタαωがそのカ
ウントを開始する。

５）時刻Ｔ５からＩ６まで カウンタ０〔のカウントが進行し時刻Ｔ５でそのパルス
数が設定値Ｎに達すると、その出力信号ｉをｒ）（Ｊに
立上がらせる。これによってＲ３−ＦＦ　（１２）の端
子ＳがｒＨＪとなり、その出力信号ｅがｒ　ＨＪに立上
る。以後、信号ｅは信号ｄがｒＨＪとならない限りｒ　
ＨＪを維持するので、信号すのレベルにかかわらずオア
ゲート（１８）の出力は［ＨＪとなり、カウンタＱＯ＋
の端子Ｔへはクロ・ｙクバルスＣが入力される。また、
信号ｅが「、Ｈ」となるので、アンドゲート（１６）の
出力信号ｊがｒ　ＨＪとなり、更に、オアゲート（１９
）の出力信号ｋがｒＨＪとなってカウンタｕＧがリセッ
トされ、その出力信号ｉをｒｌ、Ｊとする。即ち、信号
ｉは時刻Ｔ５において極めて短い時間幅のパルスとなる
。この信号ｉのパルスによってＤ　−Ｆ　Ｆ　（２１）
が動作し、その出力信号ｌをその立上り時の信号すのレ
ベル即ちｒＨＪに立上らせる。

以上の動作により、波形整形回路は、正規なデータ伝送
が開始されたと判断して同期信号発生の体制に入った訳
である。

６）時刻Ｔ６からＴ７まで 次に時刻Ｔ６で受信信号すが「Ｌ」になると、ＲＳ　−
Ｆ　Ｆ　（１１）が動作する。即ち、それまで「Ｌ」で
あったアンドゲート（１７）の出力信号ｇが、信号すの
反転により、ｒＨＪに立上り、Ｒ３−ＦＦ（１１）の出
力信号りを「Ｌ」にし、これでアンドゲート（１６）の
出力信号ｊが「Ｌ」に、従ってオアゲート（１９）の出
力信号ｋがｒｌ、、Ｊとなってカウンタ叫のカウントが
再開される。

以上の動作により、波形整形回路は、正常なデータ伝送
であると判断した直後の受信信号すの立下り時点を起点
にして、以後、ビット時同幅Ｔ即ち信号伝送速度の周波
数で出力していくことになる。なお、受信信号すの立下
り時点を起点にする理由は後に詳述する。

７）時刻Ｔ７以降 カウンタ叫は、カウントするパルス数が設定値Ｎに達す
る毎にその出力信号ｉを立上げ、立下げる。Ｄ　−Ｆ　
Ｆ　（２１）は信号ｉの立上りのピッチ、パルス数２Ｎ
即ちビット時間幅の間隔で受信信号すをその出力端子Ｑ
から出力する。

第３図は第２図の時間軸を圧縮してマクロ的に示したタ
イミングチャートである。即ち、送信端のディジタル信
号Ａに対し、伝送路を介して受信した受信信号すは伝送
遅延時間のためにその波形が歪んでいるが、クロック信
号発生回路（７）とカウンタ回路（８とにより信号ｉを
作成し、この信号ｉと受信信号すとをＤフリップフロッ
プ回路（２１）に入力して整形後の信号ｌを得る。得ら
れた信号Ｉは送信信号Ａからビット時間幅Ｔの約雑だけ
シフトしているが、信号Ａの最初のビット部分から再現
しており、信号Ａと同一波形の信号となっている。

次に、第２図の時刻Ｔ６の部分の説明で触れたように、
以後の動作タイミングの起点として受信信号すの立下り
の時点を採用した理由について説明する。第４図は伝送
停止が長時間継続した後、時刻ｔ１で信号伝送を開始し
た以降の発信信号Ａと受信信号すとの波形を同一時間軸
で表したものである。伝送路を伝播することにより、信
号の立上り、立下りの部分がそれぞれＴ　ＬＨＩ、　Ｔ
　Ｌ１１２．　Ｔ　Ｌ旧・・・、　ＴＨＬｌ、Ｔ）化２
．　Ｔ　ＨＬ３・・・の時間だけ遅延するが、最初の立
上りに対する伝送遅延時間ＴＬ旧のみが他と比較して特
に大きくなる。これは、伝送路中の光電変換モジュール
等に内蔵されるＡＴＣ回路が、その入力信号が変化する
迄の時間によって入力信号に対する出力信号の応答時間
を異にすることが原因である。特にデータ伝送を開始す
る０時刻ｔ１迄に長い伝送停止時間があると、第４図に
示すように、伝送開始後の最初の立上り部分の遅延時間
が著しく長くなる。そこで、上記実施例では以後の同期
信号の起点を受信信号すの立下り時点にすることにより
、Ｄ　−Ｆ　Ｆ　（２１）の動作点を受信信号すの各ビ
ット時間幅のほぼ中央時点として動作の安定を確保する
ようにしたものである。また、信号発信−の端末局によ
っては、発信信号自体、その最初の１パルスの時間幅が
規定のビット時間幅になっていない場合があり、このよ
うな場合にも信号の立下りを同期の起点にすることによ
り、より安定した動作が得られることになる。

〔発明の効果〕

以上のように、この発明によれば、所定の時間幅のクロ
ック信号発生回路と、このクロックパルスで受信信号を
サンプリングし、受信信号がＨレベルに立上った時点で
カウントを開始しそのＨレベルが所定のカウント数継続
したとき十分短い時間幅のパルスを発生させ、次に受信
信号が立下った時点でカラ〉・トを開始し以後そのカウ
ント数がビット時間幅の１／２に相当する値に達する毎
に立上り立下りを交互に繰り返すパルス信号を出力する
カウンタ回路と、このカウンタ回路のパルス信号と受信
信号とを入力するＤフリップフロッ１回路とを備え、整
形後の信号を上記Ｄフリツプフロツ１回路の出力端子か
ら得るようにしたので、信号のプリアンプル部を消費す
ることなく、受信信号を送信端の信号と同一波形に整形
して伝送に基づく波形歪を除去することができる。更に
、動作点が受信信号の各ビット時間幅のほぼ中央時点と
なるので、安定した動作が確保できる。

【図面の簡単な説明】

第１図はこの発明の一実施例における波形整形回路を示
すブロック図、第２図は第１図の各信号のタイミングチ
ャート、第３図は第２図の信号の一部を時間軸を圧縮し
て示したタイミングチャート、第４図は伝送遅延時間の
時間変化を説明するタイミングチャート、第５図は従来
のポイント間伝送路を示す構成図、第６図は第５図の各
信号のタイミングチャート、第７図は複数のポイント間
伝送路を直列に接続したものを示す構成図、第８図は第
７図の各信号のタイミングチャー１へである。 図において、（７）はクロック信号発生回路、（へ）は
カウンタ回路、（２１）はＤフリップフロップ回路、ａ
はクロックパルス、ｂは受信信号、ｒは整形後の信号で
ある。 なお、各図中同一符号は同一または相当部分を示す。 代理人　弁理士　　大　岩　増　雄 第７図 第８図 第５図 第６図 ｔＳ

Claims (1)

【特許請求の範囲】
1. 伝送路を介して受信したディジタル信号の波形を整形し
   て出力するものにおいて、ビット時間幅の偶数分の１の
   時間幅のクロックパルスを発生するクロック信号発生回
   路、上記受信信号を上記クロックパルスでサンプリング
   し、上記受信信号がＨレベルに立上った時点で上記クロ
   ックパルスのカウントを開始しそのカウント数が上記ビ
   ット時間幅と上記伝送路の伝送遅延時間とで定まる所定
   の値になるまで上記Ｈレベルが継続したとき上記ビット
   時間幅に比較して十分短い時間幅のパルスを発生させ、
   次に上記受信信号がＬレベルに立下った時点で上記クロ
   ックパルスのカウントを開始し以後そのカウント数が上
   記ビット時間幅の１／２に相当する値に達する毎に立上
   り立下りを交互に繰り返すパルス信号を出力するカウン
   タ回路、およびこのカウント回路の出力パルス信号をク
   ロック入力端子に、上記受信信号をデータ入力端子にそ
   れぞれ入力するＤフリップフロップ回路を備え、このＤ
   フリップフロップ回路の出力端子から整形後の受信信号
   を得るようにしたことを特徴とする波形整形回路。