JPH027289A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPH027289A JPH027289A JP63157078A JP15707888A JPH027289A JP H027289 A JPH027289 A JP H027289A JP 63157078 A JP63157078 A JP 63157078A JP 15707888 A JP15707888 A JP 15707888A JP H027289 A JPH027289 A JP H027289A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor memory
- volatile semiconductor
- data
- transistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、揮発性半導体記憶装置と不揮発性半導体記憶
装置とを組合せた半導体記憶装置に関するものである。
装置とを組合せた半導体記憶装置に関するものである。
（従来の技術）
一般に、電源をオフにしても記憶内容が保持されている
記憶装置（以下「メモリｊという）は、不揮発性メモリ
と呼ばれ、電源をオフにすると記憶内容が消失するメモ
リは揮発性メモリと呼ばれる。これらのメモリは半導体
によって構成することができ、電気的にデータの書き換
え可能なものの中には、不揮発性メモリであるＥＥＦＲ
ＯＭ、揮発性メモリであるＲＡＭ等がある。
記憶装置（以下「メモリｊという）は、不揮発性メモリ
と呼ばれ、電源をオフにすると記憶内容が消失するメモ
リは揮発性メモリと呼ばれる。これらのメモリは半導体
によって構成することができ、電気的にデータの書き換
え可能なものの中には、不揮発性メモリであるＥＥＦＲ
ＯＭ、揮発性メモリであるＲＡＭ等がある。
（発明が解決しようとする課題〕
ＥＥＰＲＯＭは、電源をオフにしても、記憶されたデー
タを長期間保持できるが、データの曹き換え回数に制限
があり、また−回の書き換えに数ｍ５ｅｃの時開を必要
とし、常時データを省き換える用途には適していない。
タを長期間保持できるが、データの曹き換え回数に制限
があり、また−回の書き換えに数ｍ５ｅｃの時開を必要
とし、常時データを省き換える用途には適していない。
他方、ＲＡＭは、データの書き換えに要する時局は、１
００ｎｓｅｅ程度と短かく、書き換え回数に制限はない
が、電源がオフにされると、記憶されたデータが消失さ
れる、 （課題を解決するための手段〕 本発明においては、前記の問題を解決するため、揮発性
半導体メモリと不揮発性半導体メモリとを組合せ、不揮
発性半導体メモリは記憶内容の保持の必要性に応じて動
作を切換えられるようにし、不揮発性半導体メモリの記
憶データを揮発性半導体メモリに転送するための電圧印
加手段を設けた。
００ｎｓｅｅ程度と短かく、書き換え回数に制限はない
が、電源がオフにされると、記憶されたデータが消失さ
れる、 （課題を解決するための手段〕 本発明においては、前記の問題を解決するため、揮発性
半導体メモリと不揮発性半導体メモリとを組合せ、不揮
発性半導体メモリは記憶内容の保持の必要性に応じて動
作を切換えられるようにし、不揮発性半導体メモリの記
憶データを揮発性半導体メモリに転送するための電圧印
加手段を設けた。
（作用）
データを長期間保存する必要のある場合は、不揮発性半
導体メモリとして動作し、一方、データを長期間保存す
る必要のないときは、揮発性半導体メモリとして動作す
るようにモードを切換え、不揮発性半導体メモリに記憶
されているデータを揮発性半導体メモリに転送するため
の電圧を印加することにより、データを転送してデータ
を使用できる。
導体メモリとして動作し、一方、データを長期間保存す
る必要のないときは、揮発性半導体メモリとして動作す
るようにモードを切換え、不揮発性半導体メモリに記憶
されているデータを揮発性半導体メモリに転送するため
の電圧を印加することにより、データを転送してデータ
を使用できる。
（＊施例）
不揮発性半導体メモリの一例としてＥＥＦＲＯＭを用い
、揮発性半導体メモリの一例としてＤＲＡλ（を用いた
一笑施例の回路図を図に示す。ＥＥＦＲＯＭ及びＤＲＡ
Ｍは共にＭＯＳ技術によって製作されるので製造が容易
であり、ＤＲＡＭは一つのメモリセルに要する素子数が
最も少ない利点がある。
、揮発性半導体メモリの一例としてＤＲＡλ（を用いた
一笑施例の回路図を図に示す。ＥＥＦＲＯＭ及びＤＲＡ
Ｍは共にＭＯＳ技術によって製作されるので製造が容易
であり、ＤＲＡＭは一つのメモリセルに要する素子数が
最も少ない利点がある。
図において、８個のＭｏ５ｔ’ランジスタＭＴ、。
ＭＴ２．及びＭＴ８が半導体基板の上に直列に形成され
ている。実際のメモリは、この組合せが多数配列される
のであるが、便宜上１個の単位として動作する部分を取
出した。ＭＯＳ）ランジスタＭＴ＋ とＭＯＳ）ランジ
スタＭＴ２の中間点４には、容量素子Ｃが接続され、端
子５から所足の電圧が印加される。ＭＯＳトランジスタ
ＭＴＩの端子１は、通常半導体基板のｎ層となり、メモ
リの列線に接続され、そのゲー）Ｇｌ の端子３は、メ
モリの行線に接続される。ＭＯＳ）ランジスタＭＴ２は
、通常の制御ゲートＧ２の下方にフローティングゲート
６を段けＥＥＦＲＯＭを構成する。
ている。実際のメモリは、この組合せが多数配列される
のであるが、便宜上１個の単位として動作する部分を取
出した。ＭＯＳ）ランジスタＭＴ＋ とＭＯＳ）ランジ
スタＭＴ２の中間点４には、容量素子Ｃが接続され、端
子５から所足の電圧が印加される。ＭＯＳトランジスタ
ＭＴＩの端子１は、通常半導体基板のｎ層となり、メモ
リの列線に接続され、そのゲー）Ｇｌ の端子３は、メ
モリの行線に接続される。ＭＯＳ）ランジスタＭＴ２は
、通常の制御ゲートＧ２の下方にフローティングゲート
６を段けＥＥＦＲＯＭを構成する。
ＭＯＳ）ランジスタＭＴｇｉ、このメモリがＥＥＰＲＯ
ｈｉとして動作するか、ＤＲＡＭとして動作するか、の
モード切換え用トランジスタであって、そのゲートＧ８
と、ＭＯＳ）ランジスタＭＴ２のゲートＧ２には、端子
７から電圧が印加されるようになっている。Ｍ ＯＳ
）ランジスタＭＴ３の端子２は半導体基板のｎ層となる
。端子１及び端子２は、一方がドレイン側となり他方が
ソース側となる。容量素子Ｃは半導体基板のチャネル域
を一方の電極とし、酸化膜全ブｒして設けられたポリシ
リコンを他方の電極とすることができる。
ｈｉとして動作するか、ＤＲＡＭとして動作するか、の
モード切換え用トランジスタであって、そのゲートＧ８
と、ＭＯＳ）ランジスタＭＴ２のゲートＧ２には、端子
７から電圧が印加されるようになっている。Ｍ ＯＳ
）ランジスタＭＴ３の端子２は半導体基板のｎ層となる
。端子１及び端子２は、一方がドレイン側となり他方が
ソース側となる。容量素子Ｃは半導体基板のチャネル域
を一方の電極とし、酸化膜全ブｒして設けられたポリシ
リコンを他方の電極とすることができる。
このような装置において、不揮発性記憶装置であるＥＥ
ＦＲＯＭを構成するＭＯＳ）ランジスタＭＴ２の７０−
ティングゲート６に蓄積されたデータを、揮発性記憶装
置であるＤ ＲＡ Ｍの容量素子Ｃへの転送は以下のよ
うに行なう。
ＦＲＯＭを構成するＭＯＳ）ランジスタＭＴ２の７０−
ティングゲート６に蓄積されたデータを、揮発性記憶装
置であるＤ ＲＡ Ｍの容量素子Ｃへの転送は以下のよ
うに行なう。
（１）初期設足
端子１，２．５及び７を接地し、端子３に正電圧を印加
し、容量素子Ｃに蓄積されている電荷をＯとする。
し、容量素子Ｃに蓄積されている電荷をＯとする。
＋２１ Ｅ Ｅ Ｆ ＲＯＭからＤＲＡＭへの転送Ｍ
Ｏ５）ランジスタＭＴ２のフローティングゲート６に正
電荷が蓄積されている場合、ＭＯＳトランジスタＭＴ２
のしきい値電圧ＶＴＨは、ＶＴＨＯ：初期状態でのＭＯ
Ｓ）う／ジスタＭＴ２のしきい値電圧 ＱＦ ａフローティングゲート６に蓄積された正電荷 ＣＨ：フローティングゲート６と制御ゲートＧ２間の容
量 で表わされ、初期状態より低くなる。
Ｏ５）ランジスタＭＴ２のフローティングゲート６に正
電荷が蓄積されている場合、ＭＯＳトランジスタＭＴ２
のしきい値電圧ＶＴＨは、ＶＴＨＯ：初期状態でのＭＯ
Ｓ）う／ジスタＭＴ２のしきい値電圧 ＱＦ ａフローティングゲート６に蓄積された正電荷 ＣＨ：フローティングゲート６と制御ゲートＧ２間の容
量 で表わされ、初期状態より低くなる。
端子１．３及び５を接地し、端子７に適切な電圧を印加
すると、ＭＯＳ）ランジスタＭＴ２のフローティングゲ
ート６に正電荷が蓄積されているときは、ＭＯＳ）ラン
ジスタＭＴ２が導通状態となり、フローティングゲート
６に正電荷が蓄積されていない状態（あるいは負電荷が
蓄積されている状態ンでは、ＭＯＳ）ランジスタＭＴ２
’ｉ非導通状態にすることができる。端子１．８および
５を接地し、端子２にＶｃｃ ｋ印加した状態で、端子
７に正電圧を印加することにより、７０−ティングゲー
ト６に正電荷が蓄積されている場合のみ、容量素子Ｃの
一方の電極である半導体基板上の拡散層４に正電荷を蓄
積することができる。従ってＭＯＳ）ランジスタＭＴ、
への電圧の印加によって、ＤＲＡＭとして動作すること
ができる。
すると、ＭＯＳ）ランジスタＭＴ２のフローティングゲ
ート６に正電荷が蓄積されているときは、ＭＯＳ）ラン
ジスタＭＴ２が導通状態となり、フローティングゲート
６に正電荷が蓄積されていない状態（あるいは負電荷が
蓄積されている状態ンでは、ＭＯＳ）ランジスタＭＴ２
’ｉ非導通状態にすることができる。端子１．８および
５を接地し、端子２にＶｃｃ ｋ印加した状態で、端子
７に正電圧を印加することにより、７０−ティングゲー
ト６に正電荷が蓄積されている場合のみ、容量素子Ｃの
一方の電極である半導体基板上の拡散層４に正電荷を蓄
積することができる。従ってＭＯＳ）ランジスタＭＴ、
への電圧の印加によって、ＤＲＡＭとして動作すること
ができる。
（発明の効果）
本発明によれば、不揮発性半導体記憶装置と揮発性半導
体記憶装置とを組み合せ、必要に応じ、不揮発性半導体
記憶装置に記憶されているデータを揮発性半導体記憶装
置に転送して、記憶の書き換え又は保存ができる。また
、この回路をＭ ＯＳトランジスタで構成するときは、
高集積化に適している。
体記憶装置とを組み合せ、必要に応じ、不揮発性半導体
記憶装置に記憶されているデータを揮発性半導体記憶装
置に転送して、記憶の書き換え又は保存ができる。また
、この回路をＭ ＯＳトランジスタで構成するときは、
高集積化に適している。
さらに、本出願人の出願に係る特願昭６３−２８５１１
の発明と併用するときは、揮発性半導体記憶装置と不揮
発性半導体記憶装置の相互間でのデータの転送が可能と
なる。
の発明と併用するときは、揮発性半導体記憶装置と不揮
発性半導体記憶装置の相互間でのデータの転送が可能と
なる。
図は本発明の一実施例の回路図である。
ＭＴＩ、ＭＴ２．ＭＴ８・・・ＭＯＳ）ランジスタＧＩ
＋ Ｇ２ 、ｃ３・・・制御ゲート Ｃ・・・容量素
子 ６・・・７０−ティングゲート 代理人 福 士 愛 彦 。
＋ Ｇ２ 、ｃ３・・・制御ゲート Ｃ・・・容量素
子 ６・・・７０−ティングゲート 代理人 福 士 愛 彦 。
Claims (1)
- １、揮発性半導体記憶装置と、不揮発性半導体記憶装置
と、半導体記憶装置のモードを切換える半導体装置と、
不揮発性半導体装置に記憶されたデータを揮発性半導体
記憶装置に転送するための電圧印加手段とを有すること
を特徴とする半導体記憶装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63157078A JPH027289A (ja) | 1988-06-24 | 1988-06-24 | 半導体記憶装置 |
| US07/308,854 US5075888A (en) | 1988-01-09 | 1989-02-09 | Semiconductor memory device having a volatile memory device and a non-volatile memory device |
| US07/490,042 US5043946A (en) | 1988-02-09 | 1990-03-07 | Semiconductor memory device |
| US07/687,243 US5140552A (en) | 1988-02-09 | 1991-04-18 | Semiconductor memory device having a volatile memory device and a non-volatile memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63157078A JPH027289A (ja) | 1988-06-24 | 1988-06-24 | 半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH027289A true JPH027289A (ja) | 1990-01-11 |
Family
ID=15641764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63157078A Pending JPH027289A (ja) | 1988-01-09 | 1988-06-24 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH027289A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04228178A (ja) * | 1990-09-20 | 1992-08-18 | Sharp Corp | 不揮発性ｄｒａｍ記憶装置におけるデータのページリコールのための装置と方法 |
| US5206512A (en) * | 1990-06-29 | 1993-04-27 | Kabushiki Kaisha Toshiba | Single photon emission ct apparatus |
| JPH065801A (ja) * | 1992-02-25 | 1994-01-14 | Internatl Business Mach Corp <Ibm> | 不揮発性ダイナミック・ランダム・アクセス・メモリ |
| JPH0613583A (ja) * | 1992-03-12 | 1994-01-21 | Internatl Business Mach Corp <Ibm> | 浅いトレンチのｅｅｐｒｏｍを有するシャドウｒａｍセル |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58142565A (ja) * | 1982-02-19 | 1983-08-24 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 半導体メモリ装置 |
| JPS62266793A (ja) * | 1986-05-13 | 1987-11-19 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
-
1988
- 1988-06-24 JP JP63157078A patent/JPH027289A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58142565A (ja) * | 1982-02-19 | 1983-08-24 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 半導体メモリ装置 |
| JPS62266793A (ja) * | 1986-05-13 | 1987-11-19 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5206512A (en) * | 1990-06-29 | 1993-04-27 | Kabushiki Kaisha Toshiba | Single photon emission ct apparatus |
| JPH04228178A (ja) * | 1990-09-20 | 1992-08-18 | Sharp Corp | 不揮発性ｄｒａｍ記憶装置におけるデータのページリコールのための装置と方法 |
| JPH065801A (ja) * | 1992-02-25 | 1994-01-14 | Internatl Business Mach Corp <Ibm> | 不揮発性ダイナミック・ランダム・アクセス・メモリ |
| JPH0613583A (ja) * | 1992-03-12 | 1994-01-21 | Internatl Business Mach Corp <Ibm> | 浅いトレンチのｅｅｐｒｏｍを有するシャドウｒａｍセル |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1782427B1 (en) | Integrated dram-nvram multi-level memory | |
| US5331188A (en) | Non-volatile DRAM cell | |
| KR930000854B1 (ko) | 반도체메모리셀 및 반도체메모리 | |
| US4375086A (en) | Volatile/non-volatile dynamic RAM system | |
| US4175290A (en) | Integrated semiconductor memory array having improved logic latch circuitry | |
| US4095281A (en) | Random access-erasable read only memory cell | |
| US6009011A (en) | Non-volatile memory and method for operating the same | |
| US4725983A (en) | Nonvolatile semiconductor memory device | |
| JPS62502644A (ja) | メモリー・セル | |
| US10950295B2 (en) | Memory cell array having three-dimensional structure | |
| JPH0831960A (ja) | 半導体装置およびそれらの製造方法 | |
| US5912840A (en) | Memory cell architecture utilizing a transistor having a dual access gate | |
| JPS602783B2 (ja) | ダイナミツク・ランダム・アクセス・メモリ装置 | |
| US4175291A (en) | Non-volatile random access memory cell | |
| US7020007B2 (en) | Non-volatile static random access memory | |
| US4599704A (en) | Read only memory circuit | |
| US6512694B2 (en) | NAND stack EEPROM with random programming capability | |
| JPH02199698A (ja) | 半導体集積回路 | |
| JPH027289A (ja) | 半導体記憶装置 | |
| US5825064A (en) | Semiconductor volatile/nonvolatile memory | |
| EP0387102A2 (en) | Semi-conductor non-volatile memory and method of writing the same | |
| JPH01204295A (ja) | 半導体記憶装置 | |
| GB2058451A (en) | Semiconductor memory device | |
| JPH0258379A (ja) | 半導体記憶装置 | |
| KR820002071B1 (ko) | 휘발성 및 불휘발성 논리 래치 회로 |