JPS602783B2 - ダイナミツク・ランダム・アクセス・メモリ装置 - Google Patents

ダイナミツク・ランダム・アクセス・メモリ装置

Info

Publication number
JPS602783B2
JPS602783B2 JP57135809A JP13580982A JPS602783B2 JP S602783 B2 JPS602783 B2 JP S602783B2 JP 57135809 A JP57135809 A JP 57135809A JP 13580982 A JP13580982 A JP 13580982A JP S602783 B2 JPS602783 B2 JP S602783B2
Authority
JP
Japan
Prior art keywords
volatile
floating gate
random access
memory device
access memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57135809A
Other languages
English (en)
Other versions
JPS58119667A (ja
Inventor
ドネリ・ジヨセフ・デイマリア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS58119667A publication Critical patent/JPS58119667A/ja
Publication of JPS602783B2 publication Critical patent/JPS602783B2/ja
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/681—Floating-gate IGFETs having only two programming levels
    • H10D30/682—Floating-gate IGFETs having only two programming levels programmed by injection of carriers through a conductive insulator, e.g. Poole-Frankel conduction

Landscapes

  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)

Description

【発明の詳細な説明】 〔本発明の分野〕 本発明は、不揮発性の半導体メモリ
・セルに関するものであり、特に、フローティング・ゲ
ート並びに、好ましくは電気伝導（ｃｏｎｄ肌ｔｉｏｎ
）が向上された絶縁体を有する装置を使用したセルに関
するものである。
〔先行技術〕
電荷をストア即ち貯蔵するために、従ってメモリ・セル
として用いるために、電界効果トランジスタ（ＦＥＴ）
の能力を利用した数多くの回路が、開発されてきた。
このようなセルは、ダイナミックかスタティックかの何
れかである。周知のように、ダイナミック・セルは、単
一のＦＥＴのみを使用することがあり、そしてスタティ
ック・セルは、フリッブフロック構成で配置されること
がある。これらのセルにストアされた情報は、メモリに
印加された電源電圧が失なわれる別ちターン・オフされ
るときに、失なわれるので、これらのタイプのセルは各
々揮発性のセルと呼ばれ得るものである。ストアされた
揮発性情報が維持されねばならないような場合には、主
電源がなくなる場合に用いるために、バッテリー・シス
テムのような代わりの電源が、メモリに結合されねばな
らない。金属−窒化物一酸化物−シリコン（ＭＮＯＳ）
を有するＦＥＴ並びにフローティング・ゲートを有する
ＦＥＴのような、可変しきい電圧を提供可能な公３如の
装置は長時間、不揮発的に、情報をストアすることがで
きる。
このような不揮発性菱贋をメモリ・セルに組込むことに
より、主電源で電力の中断即ちなくなることが起るとき
に情報を保存するのに、バックアップの即ち代替の電源
を必要としないような、通常に動作する揮発性のセルが
提供されてきた。不揮発性のＭＮＯＳトランジスタ装置
を用いる不揮発性メモリ・セルは、揮発的にセルにスト
アされた情報を長時間の間、維持することができるが、
しかし、これらの装置は、情報を書込みそして消去する
のに、高い電圧パルスを必要とするし、それらは、動作
速度が遅く、しかも、それらの製造には、むしろ複雑な
プロセスを必要とする。
不揮発性半導体メモリ・セルの１例が、米国特許第３６
７６７１７号に示されている。通常に配置されたフロー
ティング・ゲート装置を用いる公知の不揮発性メモリ・
セルもまた、揮発的にセルにストアされた情報を長時間
の間、保持することができるが、しかし、これらの装置
も同様に、情報を書込みそして消去するのに高い電圧パ
ルスを必要としたし「それらは、動作速度が遅くて、し
かも、書込むのに、装置当りほぼ１ミリアンベアの大き
な電流を必要としていた。
フローティング・ゲートを組込んだ公知の不揮発性半導
体メモリ・セルの１例が、米国特許第４２０７６１６号
に示されている。１９８０王９月３０日出願の米国特許
出願通し番号第１９２５７計号には、フローテイング・
ゲート並びにフローティング’ゲートに電荷注入構造体
で容量的に結合された第１及び第２の制御ゲートを有す
る不揮発性装置に結合された揮発性回路を含む「不揮発
性のスタティック・メモリが開示されている。
前記電荷注入構造体は、フローテイング・ゲートと２つ
の制御ゲートのうちの１つのものとの間に設けられた、
電気伝導の向上された絶縁体を含む。電気伝導の向上さ
れた絶縁体の詳細な議論は、“Ｈｊ鮒 Ｃｕｎｅｎｔ
Ｉｎｊｅｃｔｉｏｎ ｉｎｔｏＳｉ０２ ｆｒｏｍＳｉ
Ｒｉｃｈ Ｓｉ〇２ Ｆｉｌｍｓ ａｎｄ Ｅ×
ｐｅｎｍｅｎにｌＡｐｐｌｉｃａｔｉｏｎｓ ” ｂｙ
Ｄ．Ｊ．ＤＩＭａｒｉａ ａｎｄＤ．Ｗ．Ｄｏｎ
ｇ、Ｊｏｕｍａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈ＄ｉｃ
ｓ ５１‘５｝、Ｍａｙｌ９８０、ｐｐ．２７２２一２
７３５の論文に見出すことができる。そして、２重即ち
２重機造の電子注入構造体を使用する基本的なメモリ・
セルは、‘‘Ｅ１ｅｃ○ｉｃａｌｌｙ一ＡＩにｒａｂｌ
ｅ Ｍｅｍｏｒｙ Ｕｓｉｎｇ ａＤ雌Ｉ Ｅｌｅｃ
ｔｒｏｎ Ｉｎｊｅｃｔｏｒ ＳｔｒｕＣｔｍｅ ”
ｂｙＤ．Ｊ．ＤＩＭａｒｉａ、Ｋ．Ｍ．ＤｅＭｅｙｅ
ｒ ａｎｄ Ｄ．Ｗ．Ｄｏｎｇ、ｌＥＥＥＥｌｅｃｔｒ
ｏｎＤ治ｖｉｃｅＬｅｔにｒｓ、Ｖ。そ．ＥＤＬ−１、
Ｍ．９、Ｓｅｐにｍはｒｌ聡Ｑｐｐ．１７９−１８１の
論文に示されている。単一のストーレッジ・キャパシタ
及び単一のスイッチ即ちトランジスタのみを有する、高
密度ダイナミック・ランダム・アクセス・メモリ（ＲＡ
Ｍ）・セルが、米国特許第３３８７２８６号及び第斑１
１０７６号に開示されている。
データを不揮発的にストアする可能性を有する、ワン・
デバイスのダイナミック揮発性メモ叫・セルは、公知で
ある。
例えば、米国特許第３９１６３９０号は、電力のない間
に、情報を不磯発的にストアするため、二酸化シリコン
及び窒化シリコンより成る２重の絶縁体を用いることを
開示している。ＭＮＯＳ構造体を用いることにより、情
報を不揮発的にストアすることができるダイナミック・
セルの他の例としては、米国特許第４０５球３７号及び
第４１７５２９１号がある。不揮発性の能力を有するこ
れらのダイナミック・セルは、満足に動作し得るが、し
かし、それらは、より大きなセル領域、並びに揮発動作
モード即ちバックアップ・メモリ用のより大きな電圧を
一般的に必要とする。最近、１９８位王１２月２２日出
願の米国特許通し番号第２１９２８５号においてデータ
を不揮発的にストアすることができる。改良されたワン
・デバイス・ダイナミック揮発性メモリ・セルが提供さ
れている。この装置は、電力のない間に、情報を不揮発
的にストアするためのフローテイング・ゲートを用いて
いる。電力が復元された後にデータを回復するために、
電荷がフローティング・ゲートからストーレッジ・ノー
ドへ転送され、これにより、電荷は部分的に減らされる
。理想的条件での最適な場合でも、結果として生ずる電
荷は、最初のストアされた電荷のわずかに２５％である
。それ故に、結果として生ずる信号が感知するのに十分
な大きさであることを保証するために、ストーレッジの
キャパシタンスは、検出されるのに十分な強さの信号を
保証する通常のものよりも少なくとも４倍よりも大きく
なければならない。この結果、大きなセル・サイズが必
要とされる。〔本発明の目的並びに要旨〕 本発明の目的は、改良されたダイナミック・ランダム・
アクセス・メモリ装置を提供することである。
本発明を実施することにより、公知のメモリよりもより
高密度でより多用性の不揮発性ダイナミック半導体メモ
リ・セルを提供するために用いられ得る、改良されたダ
イナミック・ランダム・アクセス・メモリ装置が提供さ
れる。
また、本発明を実施することにより、好ましくは電気伝
導の良い即ちシリコンの豊富な絶縁体を用いた、改良さ
れたダイナミック・ランダム・アクセス・メモリ装置が
提供される。
本発明により、改良されたダイナミック・ランダム・ア
クセス・メモリ装置が提供される。
この装置は、前記のｌＥＥＥＥｌｅｃｔｒｏｎＤｅｖｉ
ｃｅＬｅ比ｅ岱の論文に述べられているような２重即ち
２重構造の電子注入構造体（Ｄ雌Ｉ Ｅｌｅｃｔｒｏｎ
−ｌｎ鷺ｃｔｏｒＳ口肌ｔｕｒｅ略してＤＥＩＳ）と、
当分野のダイナミック・ランダム・アクセス・メモリ（
ＲＡＭ）との組合せたものであると良い。ＤＥＩＳは、
ダイナミックＲＡＭ装置のＦＥＴゲート部分に設けられ
る。フローティング・ゲートＦＥＴは、通常、導電状態
にある。電力のない間は、フローティング・ゲートＦＥ
Ｔは、データが揮発性メモ川こストアされているかいな
いかに従って、ＤＥＩＳにより電子で充電される。電力
がもとに戻ると、フローティング・ゲートにストアされ
ている不揮発性の電荷に依存するのであるが、フローテ
ィング・ゲートＦＥＴが導電状態にあるか又は非導電状
態にあるかを感知することにより、データが検索される
。装置のダイナミック・ストーレッジ部分へのデータの
検索後、不揮発性ストーレッジ（フローティング・ゲー
ト）は、独立に消去され得る。〔本発明の実施例〕 本発明の前記目的、特徴及び利点は、添付図面に示され
ている、本発明の好実施例についての以下のより詳細な
記述から明らかになるであろう。
第１図を参照するに、この図には、包括的に１０と示さ
れた、本発明の不揮発性ダイナミックＲＡＭ装置が示さ
れている。装置の不揮発性のメモリ部分は、制御ゲート
１２、フローティング・ゲート１４Ｌ並びにＰ型シリコ
ン基板１６を含む。フローティング・ゲート１４と基板
１６との間に、ＤＥＩＳスタック（ｓねｃｋ）１８が設
けられている。このＤＥＩＳスタツク１８は、絶縁体２
２により分離された、第１のＳｉ豊富な領域２０並びに
第２のＳｉ豊富な領域２４を有する絶縁体から成る。明
確にするために、第１のＳｉ豊富なＳｊ０２領域、Ｓｉ
０２領域、分離された第２のＳｉ豊富なＳｉ０２領域と
なるような構造が、示されることになる。他の類似する
サーメット・タイプの物質もまた、Ｓｉ豊富なＳｉＱの
代わりに用いられることを理解されたい。ＤＥＩＳ１８
は、基板１６中の第１のＮ＋拡散領域２６の上に設けら
れるように、形成される。Ｎ十拡散領域２６は、第２の
Ｎ＋ソース拡散領域２８に接続されている。接点３７が
、Ｎ＋領域２８に接続されている。 装置のランダム．
アクセス．メモリ即ちＲＡＭの部分は、電極３２並びに
絶縁体３６により分離されたストーレッジ・ノードとし
てもまた知られている第３のＮ十拡散領域３４より成る
ストーレッジ・キャパシタ３０を含む。そしてＦＥＴス
イッチ３８が、制御ゲート１２によって、ソース拡散領
域２８とストーレツジ・ノード３４との間に形成される
。接点３５が、ストーレツジ・キャパシタ３０の電極３
２に接触している。通常の動作では、第１図の装置は、
ダイナミックＲＡＭ装置として機能する。
不揮発性情報の畜積が必要なときは、ダイナミックＲＡ
Ｍ動作の通常モードについて用いられる電圧よりもより
高い正の電圧まで制御ゲート１２の電圧を上昇させるこ
とにより、電子が、通常は、ドープされたポリシリコン
領域であるフローティング・ゲート１４に書込まれる。
この動作は、ＤＥＩＳ１８の第２即ち下部のＳｉ豊富な
領域２４をターン・オンにし、下部のＳｉ豊富なＳｉ０
２領域を絶縁体との界面における局所化されて増大され
た電界により、電子を絶縁体層２２中に注入する。印加
された電界により、これらの電子は、それらがストアさ
れるフローテイング・ゲート１４まで流れる。これらの
ストアされた電子は、制御ゲートの電位を接地電位まで
下げ、そしてソース領域２６の電位を正の電圧まで上げ
ることにより、消去され得る。電子が消去されるときは
、第１のＳｉ豊富なＳｉ０２注入器２０は、フローテイ
ング・ゲート１４から離れているＳｊ０２層とのその界
面における局所化されて増大された電界により電子を放
出する。これらの電子は、フローティング・ゲートから
Ｎ＋拡散領域２６へ流れる。書込み及び消去の動作は、
“Ｅｌｅｃｔｒｉｃａｌｌｙ−ＡＩｔｅのｂｌｅ Ｒｅ
ａｄ−ｏｎｌｙ‐Ｍｅｍｏひ Ｕｓｉｎｇ Ｓｉ‐Ｒｉ
ｃｈ Ｓｉ。
２ １ｎｊｅＣｔＯＧ ａｎｄ ａ Ｆｌｏａｔ
ｉｎｇＰｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏ
ｎ Ｓｔｏｗｇｅ Ｌａｙｅｒ ”、ｂｙＤ．Ｊ．ＤＩ
Ｍａｒｉａ ｅｔ ａｌ、ｉｎ Ｊｏｕｍａｌ ｏｆ
ＡｐｐｌｉｅｄＰｈｙｓｉｃｓ、Ｖ。
夕．５２、ｐｐ．４８２５−４８４２、Ｊｕｌｙｌ９８
１の論文に論議されているように、ＤＥＩＳスタックの
構成並びに装置の形状に依存するが、靴秒から則秒の時
間、５Ｖから３０Ｖの範囲の電圧で実行され得る。さて
第２．１乃至第２．６の各図を参照するに、第１図の装
置を製造する方法の概略が、例として示されている。
第２．１図では、Ｎ十拡散領域２６及び２８を中に設け
たＰ型の基板１６が提供されている。
示されているように、酸化物層３６が基板１６の上に成
長され、そしてＮ＋拡散領域２６及び２８の拡散及びド
ライブ・ィンの前に、食刻される。Ｎ＋拡散領域３４も
、酸化物の成長の前に形成される。第２．２図では、Ｄ
ＥＩＳスタック１８が付着され、そして、窒化シリコン
の酸化マスク４０で覆われる。第２．３図に示されてい
るように、マスク４０は画成され、食刻され、そして酸
化物が再成長される。それから、窒化シリコン・マスク
４０が、食刻により除去される。次に、ポリシリコン膜
が付着され、Ｎ＋型不純物でドープされ、画成される（
第２．４図参照）。それによって、このポリシリコン膜
は、フローテイング・ゲート１４並びに電極３２を形成
する。それから厚い酸化物層が、付着される。ＤＥＩＳ
スタック１８の露出された部分は、酸素雰囲気によりこ
のステップの間に酸化物に変換される。次に、接点関孔
４２及び４４が、第２．５図に示されているように、画
成されそして食刻される。最後に、第２．６図に示され
ているように、制御ゲート１２の形成、並びにＮ十ソー
ス拡散領域及びダイナミックＲＡＭストーレッジのキャ
パシタの電極各々への接触のために、配線が行なわれる
。第３図には、本発明の他の実施例が示されている。
この図に示されている装置は、ＤＥＩＳスタックがフロ
ーテイング・ゲート１４と制御ゲート１２との間にもは
や設けられていることを除いて、第１図のものに類似し
ている。この装置に関しては、装置の不揮発性メモリの
部分についての書込み又は消去の動作が、制御ゲートの
電極へ負又は正の電圧パルスを各々印加することにより
行なわれる。
これにより、装置のフローテイング・ゲート部分に電子
を蓄積したり、又は電子をそこから除去することになる
。電圧の範囲はまた、ＤＥＩＳスタックの構成及び電極
の形状に依存するが、５ｈ秒から別秒の範囲のスイッチ
ング時間では、土５Ｖから±３０Ｖである。
【図面の簡単な説明】 第１図は、本発明の不揮発性ダイナミックＲＡＭ装置を
示す。 第２．１図乃至第２．６図は、第１図の装置の製造ステ
ップを示す。第３図は、本発明の他の実施例を示す。１
０・…・・不揮発性ダイナミックＲＡＭ装置、１２・…
・・制御ゲート、１４……フローティング・ゲート、１
６・・・・・・Ｐ型シリコン基板、１８…・・・ＤＥＩ
Ｓスタツク、３０……ストーレツジ・キヤパシタ、３４
……ストーレツジ・ノード、３８……ＦＥＴスイッチ。 ＦＩＧ．Ｉ ＦＩＧ．２．１ ＦＩＧ．２．２ ＦＩＧ．２．３ ＦＩＧ．２．４ ＦＩＧ．２．５ ＦＩＧ．２．６ ＦＩＧ．Ｓ

Claims (1)

    【特許請求の範囲】
  1. １ ストーレツジ・キヤパシタ、ストーレツジ・ノード
    、フローテイング・ゲートＦＥＴを有するダイナミツク
    ・ランダム・アクセス・メモリ装置と、制御ゲート、フ
    ローテイング・ゲートを有する不揮発性メモリ装置とが
    、同じ基板に組合せて設けられ、前記フローテイング・
    ゲートＦＥＴの部分に隣接して２重構造の電荷注入構造
    体が設けられていることを特徴とするダイナミツク・ラ
    ンダム・アクセス・メモリ装置。
JP57135809A 1981-12-31 1982-08-05 ダイナミツク・ランダム・アクセス・メモリ装置 Expired JPS602783B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/336,463 US4471471A (en) 1981-12-31 1981-12-31 Non-volatile RAM device
US336463 1994-11-09

Publications (2)

Publication Number Publication Date
JPS58119667A JPS58119667A (ja) 1983-07-16
JPS602783B2 true JPS602783B2 (ja) 1985-01-23

Family

ID=23316199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57135809A Expired JPS602783B2 (ja) 1981-12-31 1982-08-05 ダイナミツク・ランダム・アクセス・メモリ装置

Country Status (4)

Country Link
US (1) US4471471A (ja)
EP (1) EP0083387B1 (ja)
JP (1) JPS602783B2 (ja)
DE (1) DE3278591D1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4688078A (en) * 1982-09-30 1987-08-18 Ning Hseih Partially relaxable composite dielectric structure
JPS59112657A (ja) * 1982-09-30 1984-06-29 フエアチアイルド・カメラ・アンド・インストルメント・コ−ポレ−シヨン 書込可能なリ−ドオンリ−メモリ
US4654825A (en) * 1984-01-06 1987-03-31 Advanced Micro Devices, Inc. E2 prom memory cell
US4717943A (en) * 1984-06-25 1988-01-05 International Business Machines Charge storage structure for nonvolatile memories
US4656729A (en) * 1985-03-25 1987-04-14 International Business Machines Corp. Dual electron injection structure and process with self-limiting oxidation barrier
JPS61245578A (ja) * 1985-04-23 1986-10-31 Seiko Instr & Electronics Ltd 半導体不揮発性メモリ
JP2605082B2 (ja) * 1988-02-26 1997-04-30 株式会社日立製作所 半導体集積回路装置の製造方法
CA1276314C (en) * 1988-03-24 1990-11-13 Alexander Kalnitsky Silicon ion implanted semiconductor device
DE3816358A1 (de) * 1988-05-13 1989-11-23 Eurosil Electronic Gmbh Nichtfluechtige speicherzelle und verfahren zur herstellung
US5146431A (en) * 1990-09-20 1992-09-08 Sharp Kabushiki Kaisha Method and apparatus for page recall of data in an nonvolatile DRAM memory device
US5331188A (en) * 1992-02-25 1994-07-19 International Business Machines Corporation Non-volatile DRAM cell
US5196722A (en) * 1992-03-12 1993-03-23 International Business Machines Corporation Shadow ram cell having a shallow trench eeprom
US5467305A (en) * 1992-03-12 1995-11-14 International Business Machines Corporation Three-dimensional direct-write EEPROM arrays and fabrication methods
US5399516A (en) * 1992-03-12 1995-03-21 International Business Machines Corporation Method of making shadow RAM cell having a shallow trench EEPROM
US5606177A (en) * 1993-10-29 1997-02-25 Texas Instruments Incorporated Silicon oxide resonant tunneling diode structure
US5432749A (en) * 1994-04-26 1995-07-11 National Semiconductor Corporation Non-volatile memory cell having hole confinement layer for reducing band-to-band tunneling
TW587251B (en) * 1999-10-04 2004-05-11 Koninkl Philips Electronics Nv A non-volatile MOS RAM cell with capacitor-isolated nodes that are radiation accessible for rendering a non-permanent programmed information in the cell a non-volatile one
US6445029B1 (en) 2000-10-24 2002-09-03 International Business Machines Corporation NVRAM array device with enhanced write and erase
KR100719178B1 (ko) * 2003-08-29 2007-05-17 주식회사 하이닉스반도체 비휘발성 디램의 구동방법
TWI254313B (en) * 2003-12-30 2006-05-01 Hynix Semiconductor Inc Driving circuit for non-volatile dram
US7816722B2 (en) * 2004-02-04 2010-10-19 Hewlett-Packard Development Company, L.P. Memory array
US7678662B2 (en) * 2005-12-13 2010-03-16 Applied Materials, Inc. Memory cell having stressed layers
US9214465B2 (en) 2012-07-24 2015-12-15 Flashsilicon Incorporation Structures and operational methods of non-volatile dynamic random access memory devices

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3387286A (en) * 1967-07-14 1968-06-04 Ibm Field-effect transistor memory
US3676717A (en) * 1970-11-02 1972-07-11 Ncr Co Nonvolatile flip-flop memory cell
US3811076A (en) * 1973-01-02 1974-05-14 Ibm Field effect transistor integrated circuit and memory
DE2450116C2 (de) * 1974-10-22 1976-09-16 Siemens AG, 1000 Berlin und 8000 München Dynamisches Ein-Transistor-Speicherelement für nichtflüchtige Speicher und Verfahren zu seinem Betrieb
US3916390A (en) * 1974-12-31 1975-10-28 Ibm Dynamic memory with non-volatile back-up mode
US4175291A (en) * 1976-08-16 1979-11-20 Ncr Corporation Non-volatile random access memory cell
US4207615A (en) * 1978-11-17 1980-06-10 Intel Corporation Non-volatile ram cell
US4217601A (en) * 1979-02-15 1980-08-12 International Business Machines Corporation Non-volatile memory devices fabricated from graded or stepped energy band gap insulator MIM or MIS structure
US4257056A (en) * 1979-06-27 1981-03-17 National Semiconductor Corporation Electrically erasable read only memory
US4399522A (en) * 1980-09-30 1983-08-16 International Business Machines Corporation Non-volatile static RAM cell with enhanced conduction insulators
US4388704A (en) * 1980-09-30 1983-06-14 International Business Machines Corporation Non-volatile RAM cell with enhanced conduction insulators
US4363110A (en) * 1980-12-22 1982-12-07 International Business Machines Corp. Non-volatile dynamic RAM cell

Also Published As

Publication number Publication date
EP0083387B1 (en) 1988-06-01
EP0083387A2 (en) 1983-07-13
US4471471A (en) 1984-09-11
EP0083387A3 (en) 1986-04-09
JPS58119667A (ja) 1983-07-16
DE3278591D1 (en) 1988-07-07

Similar Documents

Publication Publication Date Title
JPS602783B2 (ja) ダイナミツク・ランダム・アクセス・メモリ装置
US5389567A (en) Method of forming a non-volatile DRAM cell
JP4463334B2 (ja) 単一層ゲート不揮発性メモリ素子
US4616245A (en) Direct-write silicon nitride EEPROM cell
EP0083386B1 (en) Memory cell
JPS62502644A (ja) メモリー・セル
JPS637031B2 (ja)
JPS58143494A (ja) メモリ・アレイ
JPS6233672B2 (ja)
JPS63211767A (ja) 半導体記憶装置
CN1949391B (zh) 具有金属绝缘体转换膜电阻器的半导体存储器件
JPH0115959B2 (ja)
US5136540A (en) Non-volatile semiconductor memory for volatiley and non-volatiley storing information and writing method thereof
JP2002026153A5 (ja)
JPH04105368A (ja) 不揮発性半導体記憶装置及びその書き込み・消去方法
JPH0154796B2 (ja)
JPS6322626B2 (ja)
JPS5922317B2 (ja) 半導体メモリ
JPH0416947B2 (ja)
TWI296153B (en) Apparatus and method of driving non-volatile dram
JP3320474B2 (ja) 半導体記憶装置
JPH11111866A (ja) 半導体記憶装置およびその書き込み・消去方法
JPS6343902B2 (ja)
JPS6055670A (ja) 電気的に消去可能なプログラマブル読取専用メモリ
JP2506159B2 (ja) 半導体記憶装置