JPH0273069U - - Google Patents
Info
- Publication number
- JPH0273069U JPH0273069U JP15258988U JP15258988U JPH0273069U JP H0273069 U JPH0273069 U JP H0273069U JP 15258988 U JP15258988 U JP 15258988U JP 15258988 U JP15258988 U JP 15258988U JP H0273069 U JPH0273069 U JP H0273069U
- Authority
- JP
- Japan
- Prior art keywords
- group
- terminals
- electrically insulated
- package
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
第１図〜第４図は本考案の一実施例を示し、第
１図は本考案の表面実装用電子部品の斜視図、第
２図は本実施例の端子の配線を示す回路図、第３
図は端子の構成を示す斜視図、第４図は第１図の
―断面図である。 Ａ１，Ａ２，Ａ３，Ａ４……端子、Ｂ１，Ｂ２
，Ｂ３，Ｂ４……端子、Ａ……第１の端子群、Ｂ
……第２の端子群、１０……パツケージ。
１図は本考案の表面実装用電子部品の斜視図、第
２図は本実施例の端子の配線を示す回路図、第３
図は端子の構成を示す斜視図、第４図は第１図の
―断面図である。 Ａ１，Ａ２，Ａ３，Ａ４……端子、Ｂ１，Ｂ２
，Ｂ３，Ｂ４……端子、Ａ……第１の端子群、Ｂ
……第２の端子群、１０……パツケージ。
Claims (1)
- 電気的に絶縁された第１の端子群と第２の端子
群とが互いに短絡しない状態でパツケージ内で交
差して配設されたことを特徴とする表面実装用電
子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15258988U JPH0273069U (ja) | 1988-11-25 | 1988-11-25 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15258988U JPH0273069U (ja) | 1988-11-25 | 1988-11-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0273069U true JPH0273069U (ja) | 1990-06-04 |
Family
ID=31427654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15258988U Pending JPH0273069U (ja) | 1988-11-25 | 1988-11-25 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0273069U (ja) |
-
1988
- 1988-11-25 JP JP15258988U patent/JPH0273069U/ja active Pending