JPH0273589A - メモリカード用接続機構 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、着脱可能なメモリカードと端末機との間の
接続機構に関するものである。

［従来の技術］ 第５図に従来のメモリカード用接続機構の構成を概略的
に示す。メモリカード（２１）は半導体メモリ（１０）
、バッファ回路（１）、電源電圧検出回路く１１）、逆
充電防止ダイオード（１２〉、電流制限抵抗（１３）、
バッテリ（１４）およびカード側コネクタ（１６）から
構成されている。ここで半導体メモリ（１０）はスタテ
ィックＲＡＭを使用し、またバッファ回路（１）はＩＣ
からなるものとする。メモリカード（２１）に実装され
たカード側コネクタ（１６）は、カード側コネクタ端子
（１６ａ）〜（１６ｎ）を有する。ここでカード側コネ
クタ端子（１６ａ）〜（１６ｎ）は全て同一端子長であ
る。一方、端末機側コネクタ（１７）は端末機側に実装
されるもので、端末機側コネクタ端子（１７ａ）〜（１
７ｎ）を有する。ここで端末機側コネクタ端子（１７ａ
）〜（１７ｎ）も全て同一端子長である。端末機側の電
源入力線（１８）はメモリカード（２１）への供給電源
で、接地線（２０）は端末機（特に図示せず）とメモリ
カード〈２１〉の基準電位で、通常Ｏｖである。入出力
線（１９ｂ）〜（１９ｎ−１）は半導体メモリ（１０）
への書き込み、読み出し用の入出力信号のためのもので
ある。また、メモリカード（２１）倶Ｉにおいて、カー
ド側コネクタ（１６）とバッファ回路（１）との間の各
入出力線（１９ｂ）〜（１９ｎ−２）に接続されたプル
ダウン抵抗（７ｂ）〜（７ｎ−ｚ）、および入出力線の
うちのカードイネーブル信号線（１９ｎ−＝）に接続さ
れたプルアップ抵抗（７ｎ−、）は、メモリカード（２
１）を端末機から抜いた時、すなわちメモリカード（２
１）の所持・携帯時に、カード（２１）側の入出力線（
１９ｂ）〜（１９ｎ−＋　）のレベルを″Ｌ”レベルあ
るいは”Ｈ″°°レベル定させる。

次に動作について説明する。第５図において、電源電圧
検出回路（１１）は電源入力線（１８）の電圧が所定の
レベルに達すると、内部電源線（１５）に電源入力線（
１８）からの電力を供給すると同時に、バッファ回路（
１）に接続／切り雛し信号（ｌｌａ）を供給し、バッフ
ァ回路（１）を接続状態にする。また、電源入力線（１
８）の電圧が所定のレベルより降下すると、電源入力線
（１８）を遮断し、また接続／切離し信号（ｌｌａ）に
よってバッファ回路（１）を切離し状態にする。今、電
源入力線（１８）の電圧が所定値レベル以上に達すると
、内部電源線（１５）には電源入力線（１８）からの電
力が供給され、バッファ回路（１）は接続状態になる。

バッテリ（１４）の電圧ｖｂｂは通常は３■であるが、
逆充電防止ダイオード（１２）の作用により内部電源線
（１５）から電流力＜流れ込むことはない。この状態に
おいては端末機から入出力線（１９ｂ）〜（１９ｎ−１
）を介して半導体メモリ（１０）に対して、データの書
き込み、読み出しが可能である。ここで入出力線（１９
ｂ）〜（１９ｎ−、）は半導体メモリ（１０）への、ア
ドレスバス、データバスおよび制御信号！！　（カード
イネーブル信号線（１９ｎ−、）を倉む）等である。半
導体メモリ（１０）の作用は一般的に周知の技術である
のでここでは省略する。次に電源入力線（１８）からの
電圧が所定値レベル以下に下降した場合は、電源電圧検
出回路（１１）の作用により端末機側の電源入力線（１
８）からの電力の供給は遮断され、これと同時に、接続
／切離し信号（１１ａ）の作用によりバッファ回路（１
）も切離し状態となる。従って内部電源線（１５）へは
、バッテリ（１４）からの電力が電流制限抵抗（１３）
および逆充電防止ダイオード（１２）を介して電力が送
られ、半導体メモリ（１０）の記憶データが保持される
。電源入力線り１８）の電圧は一般には４．５〜５．５
■であり、上述した電源電圧検出回路（１１）が電源の
切換えを行う所定値レベルとは３．９〜４．２■程度で
ある。

以上はメモリカード（２１）の基本的動作を説明した。

次に端末機からメモリカード（２１）を挿入または抜去
する場合の動作を以下に説明する。今、端末機からメモ
リカード（Ｚｌ）に電源入力線（１８）によって電力が
供給され、さらに電源電圧検出回路（１１）によって内
部電源線（１５）に電力が供給された状態で、かつ端末
機からの入出力線の内の１本であるカードイネーブル信
号線（１９Ω−１）には”　Ｈ”レベル（メモリカード
（２１）が非動作状Ｒ）が、他の入出力線（１９ｂ）〜
（１９ｎ−ｚ）には任意の信号が印加されている状態（
すなわち活線状態）において、メモリカード（２１）を
抜去する場合を考える。抜去した瞬間において、今、接
地線（２０）が他の信号より早く離反し、かつ入出力線
（１９ｂ）〜（１９ｎ−２＞の１つの信号が”　Ｈ”レ
ベルで、１つが゛Ｌ″レベルであると、端末機からメモ
リカード（２１）を通りさらに端末機に戻るループ電流
（第６図参照）が流れる。これによって第５図に示すよ
うにバッテリ（１４）から電流制限抵抗（１３）、逆充
電防止ダイオード（１２）、内部電源線（１５）そして
バッファ回路（１）および半導体メモリ（１０）を介し
て異常電流■が流れる。従って、この異常電流■の値を
Ｉとし、バッテリ（１４）の電圧をＶｂｂ、電流制限抵
抗（１３）の抵抗値をＲとすると、内部電源線り１５）
の電位Ｖｄｃｌは下記の（１）式で示す値まで瞬間的に
降下する。

Ｖｄｃｌ＝　Ｖｃｃ　−（Ｒ−Ｉ　＋　（ダイオード（
１２）の順方向電圧））　　　　　　　　　　　　　・
・・（１）Ｒの値は一般的に１．５にΩ程度である。他
方、半導体メモリ（１０）の記憶データのための最低保
持電圧は２■であるから、仮に異常電流■が１ｍＡ、逆
充電防止ダイオード（１２）の順方向電圧を０．６Ｖと
した場合の内部電源線（１５）の電圧Ｖｄｄは０．９■
となり、半導体メモリ（１０）のデータ保持のための最
低保持電圧より小さくなるために、半導体メモリ（１０
）の記憶データは消滅してしまう。この異常電ａ　Ｉの
値は通常は上述した１ｍＡより大きな値となる。

次にこの異常電流■、および上述のループ電流の発生す
るメカニズムについて第６図を参照しながら説明する。

第６図はバッファ回路（１）中の２つの素子部を分り易
く示したものである。説明を分り易くするためにバッフ
ァ素子部（ｌｂ）（ｌｃ）の内部構造はダイオード（２
ｂ）　（２ｃ）、バッファ部分（３ｂ）（３ｃ）のよう
に入力回路のみの等価回路として示されている。さらに
カード側コネクタ（１６）からの入力信号線＜５ｂＨ５
ｃ）および半導体メモリ（２１）への出力信号線（６ｂ
）　（６ｃ）が示されている。バッファ回路（１）は上
述したようにＩＣ（例えば０ＭＯ３ＩＣ５ＴＴＬ　　Ｉ
Ｃ，ＬＳＴＴＬ　　ＩＣ）で構成されるが、−ｉ的にバ
ッファ回路（１）の製造プロセスにおいて、第６図に破
線で示すような寄生トランジスタ（４ｂ）（４ｃ）が自
然に構成される。上述したようにメモリカード（２１〉
の抜去時に、接地線（２０）が他の信号より早く離反し
、かつ入出力線（１９ｂ）〜（１９ｎ−ｚ）の１つの信
号が″Ｈ”レベルで、１つが゛°Ｌ″レベルであると、
第６図に示すように端末機側から入力信号線（５ｂ）を
通して入力される°′Ｈ″レベルの信号はプルダウン抵
抗（７ｂ）から接地に流れ、これが内部接地線（９）か
ら寄生トランジスタ（４Ｃ）のベース−エミッタ間を流
れてベース電流となり、さらに入力信号線（５ｃ）を通
って端末機側に戻るループ電流Ｉ、となる。これによっ
て内部電源入力線（８）から寄生トランジスタ（４ｃ）
のコレクターエミッタ端子間を通って入力信号線（５ｃ
）へ過大電流■２が流れる。内部電源入力線（８）は第
５図の内部電源線（１５）にそれぞれ接続されており、
従って上述したように第５図において接地からバッテリ
（１４）、電流制限抵抗（１３）、逆充電防止ダイオー
ド（１２）を介して内部電源線（１５）へ異常電流■が
流れる。この異常電流■の発生は、メモリカード（２１
）の挿入時において接地線（２０）が他の信号より遅く
接触する場合にも同様のメカニズムで発生する。

現在、端末機側コネクタ（１７）の端子（１７ａ）〜（
１７０）に同一端子長や一部長短差を付けたものが使用
されているが、端子（１７ａ）〜（１７ｎ）の製造公差
があり、また斜め挿抜に対し、挿入時に接地端子が他の
端子より先に接触し、抜去時に接地端子が他の端子より
後で離反するような電気的シーケンスが収られていない
ことから、メモリカード（２１）の挿抜において、半導
体メモリ（１０）の記憶データが消滅する恐れがある。

他方、第７図に示すように、メモリカード（２１）の挿
入時および抜去時において、（ａ）の接地端子の接地信
号および（ｂ）の接地端子以外の端子の信号にそれぞれ
チャタリングが発生する。このチャタリング発生期間は
、上述の端子長の製造公差あるいは斜め挿入のために、
電気的シーケンスが全く取れていない。またこのチャタ
リングは端末機側へ悪影響を与えることが多く、場合に
よって端末機側のＣＰＵを誤動作させる。ここで言う電
気的シーケンスとは、挿入時に接地端子が他の端子より
先に接触し、抜去時に接地端子が他の端子より必ず後か
ら離反することをいう。

［発明が解決しようとする課題］ 従来のメモリカード用接続機構は以上のように、カード
側および端末機側コネクタ（１６）（１７）の各端子（
１６ｎ）〜（１６ｎ）および（１７ａ）〜（１７ｎ）に
は必ずしも電気的シーケンスが取られていないので、メ
モリカード（２１）の活線状態での挿抜において、上述
したように端末機からメモリカード（２１）のバッファ
回路（１）および半導体メモリ（１０）を介して端末機
に戻るループ電流が流れ、これによって接地端子からバ
ッテリ（１４）、電流制限抵抗（１３）、逆充電防止ダ
イオード（１２）を介して異常電流が流れ、これが内部
電源！！　（１５）の電圧を降下させるために半導体メ
モリ（１０）の記憶データが消滅してしまったり、また
バッファ回路（１）および半導体メモリ（１０）を破壊
する恐れがあった。一方、端末機においても、端末機側
のＣＰＵとメモリカード（２１）とが直結される場合に
は、メモリカード（２１）の挿抜時に発生されるチャタ
リングによって端末機のＣＰＵを誤動作させる恐れがあ
るなどの課題があった。

この発明は上記のような課題を解決するためになされた
もので、メモリカードの挿抜時においてカード側および
端末機側のコネクタの接地端子と他の端子間に確実な電
気的シーケンスがとれる長短差を設け、斜め挿抜に対し
てもカードガイド条件を定めることにより、確実な電気
的シーケンスが取れるようにしたものである。また端末
機側には電源入力線および接地線を除く全ての入出力線
に対して単方向あるいは双方向の端末ｉ側バッファ回路
をいれるようにしたことにより、挿抜時に発生するチャ
タリングの端末機側への影響を無くしたもので、端末機
から電源や信号が印加された状態、すなわち活線状態（
但し、カードイネーブル信号線は非動作レベルに保つ）
においてメモリカードの挿抜を可能にしたメモリカード
用接続機構を得ることを目的とするものである。

［課題を解決するための手段］ 上記の目的に鑑み、この発明は、着脱可能なメモリカー
ドと端末機間を接続するメモリカード用接続ｖ！１ｍで
あって、メモリカードが斜めに挿抜されることも考慮し
て、メモリカードの挿入時に接地端子が他の端子より電
気的に早く接触し、抜去時には接地端子が他の端子より
電気的に遅く術反するような電気的シーケンスが得られ
るようにコネクタ端子に端子長差を付けた、カー）２側
および端末機側コネクタからなるコネクタ手段と、電気
的シーケンスを得るために、メモリカードの挿抜時の傾
き角を制限する所定の寸法を有する、端末機側に設けら
れたカードガイド手段と、端末機側への、メモリカード
の挿抜時のチャタリングの影響をなくすために、端末機
において電源入力線および接地線を除く全ての入出力線
に対して設けられた単方向あるいは双方向性の端末機側
バッファ回路とを備え、メモリカードの活線挿抜を可能
にしたメモリカード用接続機構にある。

［作用コ この発明においては、カード側コネクタおよび端末機側
コネクタのそれぞれの端子の結合部における長短差が端
子の製造公差、および斜め挿抜を考慮して付けられてい
るので、確実に電気的シーケンスを取ることができ、ま
た挿抜に伴うチャタリングの発生に対しては、端末機側
に電源入力線および接地線を除く全ての端子に単方向ま
たは双方向性バッファ回路を入れることにより、活線挿
抜に対し半導体メモリの記憶データは確実に保護され、
かつメモリカードの挿抜時のチャタリングの影響も受け
ないで済む。

［実施例］ 以下、この発明の一実施例を図について説明する。第１
図はこの発明によるメモリカード用接続機構の一実施例
の構成を概略的に示した図である。

第１図において、端末機側コネクタ（１７）の接地端子
（２２）は、この端末機側コネクタ（１７）とカード側
コネクタ（１６）の製造公差（特にコネクタの端子の製
造公差）およびメモリカード（２１）の斜め挿抜に対し
確実に電気的シーケンスが取れるように、その他の端子
（１７ａ）〜（１７ｎ−１）よりりだけ長くしたもので
ある。また端末機側の入出力線（１９ｂ）〜（１９ｎ）
に設けられた端末機側バッファ回路（２３）は、メモリ
カード（２１）の挿抜に伴うチャタリングの端末機への
影響を無くすためのものである。その他の構成は基本的
には第５図に示す従来のものと同じであるので図示およ
びその説明は省略する。

次に動作について説明する。第１図に示すこの発明によ
るメモリカードと端末機間の接続機構においては、活線
状Ｒ（但しカードイネーブル信号は非動作レベルに保つ
）においてメモリカード（２１）を端末機から抜去した
場合に、接地端子（２２）が他の端子（１７ａ）〜（１
７０−、）よりりだけ長いことがら、他の端子（１７ａ
）〜（１７ｎ−１＞がカード側コネクタ（１６）の端子
（１６ａ）〜（１６ｎ−、）から離反する前に接地端子
〈２２）が端子（１６ｎ）から離れることはない。この
様子を第２図に示す。すなわち、第２図に示すように、
メモリカード（２１）を端末機から抜去する時に、接地
信号以外の信号（、）に端子の離反に伴うチャタリング
波形が生じても、接地信号（ｂ）は０■を維持する。他
方、メモリカード（２１）の挿入時においても同じく、
接地端子（２２）は他の端子（１７ａ）〜（１７ｎ−、
）よりも必ず先に接触する。従って端末機とメモリカー
ド（２１）の接地レベル（ＯＶ）は、メモリカード（２
１）の挿入時および抜去時のそれぞれ区間Ｔ、および区
間Ｔ２の間は安定レベルにあることから、第６図に示し
た寄生トランジスタ（４ｂ）（４ｃ）の影響は無視でき
る。すなわち、第６図に示すループ電ｉＲ■１はプルダ
ウン抵抗（７ｂ）から接地に対して流れるが、その電流
は寄生トランジスタ（４Ｃ）に流れることはなく、第１
図に示す正規の接地端子（２２）を介して端末機側に戻
る。従って第５図に示した異常電流■の発生はなく、挿
抜時において内部電源線（１５）（第５図参照）の電位
が降下することかないので、半導体メモリ（１０）の記
憶データは確実に保持される。また端末機側においては
、入出力線（１９ｂ）〜（１９ｎ−＋　）上に端末機側
バッファ回路（２３）が挿入されているので、挿抜に伴
うチャタリングの端末機側への影響は受けないですむ。

次に第２図に示すような電気的シーケンスを得るための
手段について説明する。確実な電気的シーケンスを得る
ためには、カード側および端末機側コネクタ（１６）（
１７）のそれぞれの端子（１６ａ）〜（１６ｎ）および
（１７ａ）〜（１７ｎ−３）と（２２）の製造公差と、
第３図に示すようにメモリカード（２１）の斜め挿抜に
伴う等測的端子長差を補う必要がある。しかし、現実的
にはメモリカード（２１）の外形寸法が、幅×長さ×厚
みが５４Ｘ８６Ｘ２〜４　ｍ　ｍ程度と小さく、これに
対して端子数が３０〜６８ビンと非常に多く、またでき
る限り藩＜、小形化する必要があるため、カード側コネ
クタ（１６）の単体のみで第２図について説明したよう
な電気的シーケンスを確保することは困難である。また
、端末機側コネクタ（１７）の端子（Ｌ７ａ）〜（１７
ｎ−、）においても、単体で電気的シーケンスを確保す
ることは難しい。このためこの発明では第３図に示すよ
うな所定の寸法のカードガイド（２４）を設けることに
よって、実現性のある端子長を得るようにしたものであ
る。

次に製造公差による端子長のバラツキについて説明する
。第４図に示すようにカード側コネクタ端子（ｌｅａ）
〜（１６ｎ）、端末機側コネクタ端子（１）ａ）〜（１
７ｎ−１）および接地端子（２２）の先端部の形状は、
カードの挿入力および抜去力が考慮され、一般にカード
側コネクタ端子（１６ａ）〜（１６ｎ）の先端開口部は
少し広がっており、他方、端末機側コネクタ端子（１７
ａ）〜（１７ｎ−、）および接地端子（２２）の先端部
には少し丸みが付けられている。このため必ず金型公差
や組立て時の公差がからんでくる。第４図には、メモリ
カード〈２１）を端末機側のカードガイド（２４）（第
３図参照）に垂直に挿入した時の端子長差が示されてい
る。ここで製造上の累績公差をＭとすると、これを考慮
した場合の端子長差は、次の（２）式で示される。

端子長差＝（Ｉ３−Ａ）±Ｍ　　　・・・（２）次に斜
め挿入による等測的端子長差の減少について説明する。

第３図に示すように斜め挿抜に対して、今、例として長
端子である接地端子（２２）がコネクタの中央付近にあ
る場合を考えると、カードガイド（２４）に対して垂直
方向の接点位置のズレδは、カードの傾き角ψ、端子（
１６ａ）〜（１６ｎ）の両端間の距離ｐｗとすると、 δ＝ＰＷ／２　　Ｓｉｎψ　　　　　−・−（３）ここ
で、各端子間の間隔（ピッチ）を１．２７ｍｍ、ピン数
を３０本とした場合、 Ｐ　Ｗ　＝　１．２７ｘ　２９＝　３６．８３となる。

上述したように、メモリカード（２１）の外観寸法から
カード側および端末機側コネクタ（１６）（１７）は小
形化が必要なため、端子長差（＝Ｂ−Ａ）を制限無く長
くはとれず、物理的に制限される。

そこで第３図に示したように接地端子（２２）が端末機
側コネクタ（１７）の中央に設けられた場合において、
カードの傾き角ψに対する接点位置のズレδを求めてお
いて、実現性のある端子長差を決定する必要がある。カ
ードの傾き角ψに対する接点位置のズレδの関係の一例
を第１表に示す。

０．５ ０．１６６２ １．０　　　　　　　　　　　　　　　０．３３２４１
．５　　　　　　　　　　　　　　　０．４９８６２．
０　　　　　　　　　　　　　　０．６６４９２．５　
　　　　　　　　　　　　　　０．８３１３３．０　　
　　　　　　　　　　　　　０．９９７９このカード傾
き角ψの飴と製造公差Ｍを考慮して実現性のある端子長
差を決定する必要がある。傾き角ψを規定した場合の必
要なカードガイド（２４）の長さＬは式（３）で表すこ
とができる。

ａ＝ｃＧｔａｎψ ｂ　＝　（ＣＧ　／’ｃ０３ψ）−ＣＷ従って Ｌ−（ｂ／′ａ（ＣＷ十ｂ））−ａ　　　　　　（３）
ここで、ａはメモリカードを斜め挿抜した場合の縦方向
のズレ幅、ｂはメモリカードを斜め挿抜した場合の横方
向のズレ幅、ＣＧはカードガイド（２４）のガイド幅、
ＣＷはメモリカード（２１）のカード幅である０以上の
ことから、メモリカードの傾き角ψによって実現性ある
カードガイド（２４）のガイド［ＣＧおよび長さしを定
めることによって、第３図に示すように斜め挿抜に対し
ても確実に電気的シーケンスを取ることが可能となる。

次に、一般的にメモリカードの実使用を考慮し、実用的
な長短差について一例を示すと、製造公差Ｍが±０．４
７ｍｍ、メモリカードの傾き角ψを１．０゜とした時の
接点位置ズレδは第１表から０．３３２４＋ｎｍ、従っ
て 必要な端子長差＝　０．３３２４＋　０．４７＝　０．
８０２４ｍｍとなる。また実現性のある端子長差として
最低１ｎｖｔ必要である。最悪の場合でも次の端子長差
が残る。

最悪時の端子長差− １、、Ｏ−０，３３２４−０，４７＝　０．１９７６−
約０．２ｍｍこの場合のカードガイドの長さしおよびガ
イド福ＣＧは、Ｌ　＝　１６．７６ｍｍ、ＣＧ　＝　５
４．（１−５４，３となり、現実性のある値であり問題
は無い。また上述の０２ｍｍの余裕度に対しては仮に、
メモリカードの挿抜を１ｍ／ｓｅｃで挿抜したとすると
、２００μｓの電気的余裕があり、これは第２図の（ｂ
）の接地線と（ａ）の接地線以外の入出力線にメモリカ
ードの挿入および抜去時にそれぞれチャタリング波形信
号が発生する時間間隔に相当し、かつ異常電流が流れな
いようにするのに充分な値である。さらにチャタリング
については、カード側コネクタ端子（１６ａ）〜（１６
ｎ）、端末ｖｉ側コネクタ端子（１７ａ）〜（１７ｎ）
および接地端子（２２）の先端形状の見直し等によって
チャタリングが発生したとしても、端末機側の入出力線
（１９ｂ）〜（１９ｎ−、）に接続されたバッファ回路
（２３）の作用によって端末機側のＣＰＵ（特に図示せ
ず）等が誤動作することは無い。

以上、この発明によるメモリカード用接続機構における
、確実な電気的シーケンスが取れる端子長差、およびカ
ードガイドの寸法の条件について説明した。これによっ
て、端末機とメモリカードの活線挿抜において、例えば
スタティックＲＡＭからなる半導体メモリの記憶データ
が消滅してしまうことがなく、確実な保護が可能である
。長端子（接地端子）と短端子（接地端子以外の端子）
の長さの差は最低１１ＩＩＩ１１とし、カードガイドの
長さしを最低１６．７２ｍａ＋以上、ガイド幅ＣＧを５
４．０〜５４．３ｎｏａとすれば、コネクタの製造公差
および斜め挿抜を考慮しても確実な電気的シーケンスが
取れることが分かる。

なお、上記の説明ではメモリカードについて説明されい
るが、本発明は所持、携帯形記憶装置の全てに適用する
ことができる。

また、記憶部分すなわち半導体メモリはスタティックＲ
ＡＭのものに限定されるものではなく、その他の半導体
記憶素子であってもよい。

また、上記実施例においては長短２種頭の長さのものに
ついて説明したが、長、中、短の３種類の長さの端子、
あるいはそれ以上の種類の長さの端子を備えたものにも
適用が可能である。

また、上記実施例では端末機側コネクタの雌形端子にお
いて、接地端子と他の端子に端子長差をつけるようにし
たが、これはカード側コネクタの雌形端子に端子長差を
つけるようにしてもよい。

また、長端子すなわち接地端子の位置はコネクタの中央
に限られるものではなく、コネクタのどこにあってもよ
い。例えば接地端子がコネクタの−端にある場合には上
述した計算式は違ってくる。

しかし、このような場合には一般に、接地端子がコネク
タの両端に設けられ場合が多く、上述の計算式で求めた
ものより条件がよりゆるいものとなる。

さらにこの発明は、上記実施例とは逆に、端末機側コネ
クタに鐘形端子、カード側コネクタに相形端子を設けた
メモリカード用接続機構において実施されても同様の効
果を奏する。

従って、この発明は上記実施例に限定されるものではな
く、特許請求の範囲に記載されたものに基づくものであ
る。

［発明の効果］ 以上のようにこの発明によれば、端末機に対する。メモ
リカードの活線状態における挿抜において、接地端子を
接地端子以外の端子より長くして、挿入時には接地端子
が先に接続され、抜去時には接地端子が最後に離反され
るように、かつ、端末機側のカードガイドのガイド長（
！！行き）およびガイド幅の寸法を限定することによっ
て、確実な電気的シーケンスが取れるようにし、さらに
端末機側の入出力線に、メモリカードの挿抜時に発生す
るチャタリングの影響を受けないようにするバッファ回
路を設けたことにより、メモリカードのバッテリを介し
て流れる異常電流を導く端末機からメモリカードを介し
て端末機へ戻るループ電流の発生を防止することができ
、従ってメモリカードの記憶データは失うことなく確実
に保護することが可能となり、かつメモリカード側およ
び端末機側の記憶素子あるいはＣＰＵ等の半導体素子を
破壊したり、これらにダメージを与えることがないメモ
リカード用接続機構を提供することができるという効果
が得られる。

【図面の簡単な説明】

第１図はこの発明によるメモリカード用接続機構の一実
施例の構成を概略的に示す図、第２図は第１図の接続ａ
ｍにおけるメモリカード挿抜時の信号の状態を説明する
ための図、第３図はメモリカードの斜め挿抜を説明する
ための図、第４図はメモリカードをカードガイドに垂直
に挿抜する場合の端子長差を説明するための図、第５図
は従来のメモリカード用接続機構の構成を概略的に示す
図、第６図は寄生トランジスタによるループ電流の発生
メカニズムを説明するための図、第７図は第５図および
第６図の接続機構におけるメモリカード挿抜時の信号の
状態を説明するための図である。 図において、（１）はバッファ回路、（１ａ）〜（１ｂ
）はバッファ素子部、（２ｂ）と（２ｃ）はダイオード
、（３ｂ）と（３ｃ）はバッファ部分、（４ｂ）と（４
ｃ）は寄生トランジスタ、（５ｂ）と（５ｃ）は入力信
号線、（６ｂ）と（６ｃ）は出力信号線、（７ｂ）〜（
７ｎ−ｚ）はプルダウン抵抗、（７ｒｔ−＋）はプルア
ップ抵抗、（８）は内部電源入力線、くっ）は内部接地
線、（１０）は半導体メモリ、（１１）は電源電圧検出
回路、（ｌｌａ）は接続〆切離し信号、（１２）は逆充
電防止ダイオード、（１３）は電流制限抵抗、（１４）
はバッテリ、（１５）は内部電源線、（１６）はカード
側コネクタ、（１６ａ）〜（１６ｎ）はカード側コネク
タ端子、（１７）は端末機側コネクタ、（１７ａ）〜（
１７ｎ−、）は端末機側コネクタ端子、（１８）は電源
入力線、（１９ｂ）〜（１９ｎ、ｚ）は入出力線、（１
９ｎ−１）はカードイネーブル信号線、（２０）は接地
線、（２１）はメモリカード、（２２）は接地端子、（
２３）は端末機側バッファ回路、（２４）はカードガイ
ドである。 尚、図中、同一符号は同−又は相当部分を示す。 第２図 、接地Ｙｇｊ号ヒンン（クトｔｙ＋（ｉ−号第 図 第 図

Claims (1)

1. 【特許請求の範囲】 着脱可能なメモリカードと端末機間を接続するメモリカ
   ード用接続機構であって、 上記メモリカードが斜めに挿抜されることも考慮して、
   メモリカードの挿入時に接地端子が他の端子より電気的
   に早く接触し、抜去時には接地端子が他の端子より電気
   的に遅く離反するような電気的シーケンスが得られるよ
   うにコネクタ端子に端子長差を付けた、カード側および
   端末機側コネクタからなるコネクタ手段と、 上記電気的シーケンスを得るために、上記メモリカード
   の挿抜時の傾き角を制限する所定の寸法を有する、上記
   端末機側に設けられたカードガイド手段と、 上記端末機側への、上記メモリカードの挿抜時のチャタ
   リングの影響をなくすために、端末機において電源入力
   線および接地線を除く全ての入出力線に対して設けられ
   た単方向あるいは双方向性の端末機側バッファ回路と、 を備え、上記メモリカードの活線挿抜を可能にしたメモ
   リカード用接続機構。