JPH0273622A - アモルファス超格子構造の製造方法 - Google Patents
アモルファス超格子構造の製造方法Info
- Publication number
- JPH0273622A JPH0273622A JP63224982A JP22498288A JPH0273622A JP H0273622 A JPH0273622 A JP H0273622A JP 63224982 A JP63224982 A JP 63224982A JP 22498288 A JP22498288 A JP 22498288A JP H0273622 A JPH0273622 A JP H0273622A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- amorphous
- superlattice structure
- doping
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Thin Film Transistor (AREA)
- Photovoltaic Devices (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、アモルファス超格子構造の製造方法に関する
。本発明のアモルファス超格子構造の製造り法はたとえ
ば、ＴＰＴ （Ｔｈ ｉ ｎ−Ｆ ｉ １ｍ−−ｒｒａ
ｎｓ ＋ ５ｔｏｒ）やアモルファス太陽電池などに適
用することができる。
。本発明のアモルファス超格子構造の製造り法はたとえ
ば、ＴＰＴ （Ｔｈ ｉ ｎ−Ｆ ｉ １ｍ−−ｒｒａ
ｎｓ ＋ ５ｔｏｒ）やアモルファス太陽電池などに適
用することができる。
［従来の技術］
応用物理跡、Ｖｏｌ、２６．Ｎｏ、２． ｐｌ）、Ｉ−
１１１−１１１３、Ｆｅｂｕｒａｒｙ、１９８７．に記
載の゛°アモルフ？スシリコン超格子ＴＦＴ″は、アモ
ルファスシリコン超格子構造ＴＰＴの製造方法を開示し
ている。
１１１−１１１３、Ｆｅｂｕｒａｒｙ、１９８７．に記
載の゛°アモルフ？スシリコン超格子ＴＦＴ″は、アモ
ルファスシリコン超格子構造ＴＰＴの製造方法を開示し
ている。
この製造方法では、第１１図に示すように、ウェル層と
しての水素化アモルファスシリコン（ａ−８ｉ：Ｈ）１
１と、バリア層としての水素化窒化シリコン（ａ−８ｉ
ｘＮｘ：Ｈ）層２とをプラズマ気相堆積法（プラズ
マＣｖＤ法）で交互に積層して超格子構造を形成してい
る。
しての水素化アモルファスシリコン（ａ−８ｉ：Ｈ）１
１と、バリア層としての水素化窒化シリコン（ａ−８ｉ
ｘＮｘ：Ｈ）層２とをプラズマ気相堆積法（プラズ
マＣｖＤ法）で交互に積層して超格子構造を形成してい
る。
また、Ｔ ａｒｕｉ ｅｔ ａｌ、 ”３ｕｐｅｒｌ
ａｔｔｉｃｅ ３ ｔｒｕｅｔｕｒｅ ａ−３ｉ
１”１ｌｌｓｓ ｐｒｅｐａｒｅｄ ｌａｙ ｐ
ｈ。
ａｔｔｉｃｅ ３ ｔｒｕｅｔｕｒｅ ａ−３ｉ
１”１ｌｌｓｓ ｐｒｅｐａｒｅｄ ｌａｙ ｐ
ｈ。
ｔｏ−ＣＶＤ Ｍｅｔｈｏｄ ａｎｄ Ｔｈｅｉ
ｒ Ａｐｐｌｉｃａｔｔｏｎ ｔｏ ａ ａ−
８ｔ ３ｏ１ａｒ Ｃｅ１ｌｓ、 ”Ｅｘｔｅｎｄ
ｅｄ 、Ａ、ｂｓｔｒａｃｔｓ ｏｆ ｔｈｅ
１８ｔｈ Ｃｎｆｅｒｅｎｃｅ ｏｎ ３ｏ１
ｉｄ ３ｔａｔｅ Ｄｅｖｉｃｅｓ ａｎｄ
Ｍａｔｅｒｉａｌｓ、 ｐｐ、６８７−６９０．Ａｕｇ
、１９８６゜は、ｐｉｎ構造のソーラーセルのｐＷ！Ｊ
を、光気相堆積法（光ＣＶＤ法）で交互に積層したａ−
８／ ａ３ ｉ Ｃの超格子構造で形成している。
ｒ Ａｐｐｌｉｃａｔｔｏｎ ｔｏ ａ ａ−
８ｔ ３ｏ１ａｒ Ｃｅ１ｌｓ、 ”Ｅｘｔｅｎｄ
ｅｄ 、Ａ、ｂｓｔｒａｃｔｓ ｏｆ ｔｈｅ
１８ｔｈ Ｃｎｆｅｒｅｎｃｅ ｏｎ ３ｏ１
ｉｄ ３ｔａｔｅ Ｄｅｖｉｃｅｓ ａｎｄ
Ｍａｔｅｒｉａｌｓ、 ｐｐ、６８７−６９０．Ａｕｇ
、１９８６゜は、ｐｉｎ構造のソーラーセルのｐＷ！Ｊ
を、光気相堆積法（光ＣＶＤ法）で交互に積層したａ−
８／ ａ３ ｉ Ｃの超格子構造で形成している。
これらアモルファス超格子構造は、甲なるアモルファス
層に比べて改善された電界効果移動度をもつ。−例にお
いて、アモルファスシリコンＴＰＴの電界効果移動度ｔ
よ、Ｑ、 １３ｃｍｆ −Ｖ−’・５−１であり、ａ−
８ｉニド＋／ａ−ｓ ｉ Ｎ超格子構造Ｔ Ｆ Ｔの電
界効果移動度は０．７Ｑｃｍ’・Ｖ−１・５−１である
。
層に比べて改善された電界効果移動度をもつ。−例にお
いて、アモルファスシリコンＴＰＴの電界効果移動度ｔ
よ、Ｑ、 １３ｃｍｆ −Ｖ−’・５−１であり、ａ−
８ｉニド＋／ａ−ｓ ｉ Ｎ超格子構造Ｔ Ｆ Ｔの電
界効果移動度は０．７Ｑｃｍ’・Ｖ−１・５−１である
。
［発明が解決しようとする課題］
しかしながら上記した従来のアモルファス超格子構造の
製造方法では、２種類のアモルファス層をＩ４なる成分
のガスを切換えてプラズマＣＶＤ法もしくは光ＣＶＤ法
ににすｆｆｉ槓しているので、ガスの切換えによりたと
えば第１１図に示すように、交互に堆積された２種類の
アモルファス層１及び２の間に、ガスなどの吸着層３や
原子の未結合手（ダングリングボンド）が介在し、この
吸着層３や未結合手のトラップにより電界効果移動度が
劣化するという問題があった。
製造方法では、２種類のアモルファス層をＩ４なる成分
のガスを切換えてプラズマＣＶＤ法もしくは光ＣＶＤ法
ににすｆｆｉ槓しているので、ガスの切換えによりたと
えば第１１図に示すように、交互に堆積された２種類の
アモルファス層１及び２の間に、ガスなどの吸着層３や
原子の未結合手（ダングリングボンド）が介在し、この
吸着層３や未結合手のトラップにより電界効果移動度が
劣化するという問題があった。
吸ｖ！１１１が介在するアモルファス超格子構造におけ
るこのような電界効果移動度の低下は、たとえばＴＦＩ
ではチャンネルコンダクタンスを減少させるなど、アモ
ルファス超格子構造素子の電気特性を大幅に劣化させる
ので、改善が強く要望されていた。
るこのような電界効果移動度の低下は、たとえばＴＦＩ
ではチャンネルコンダクタンスを減少させるなど、アモ
ルファス超格子構造素子の電気特性を大幅に劣化させる
ので、改善が強く要望されていた。
本発明はこのような課題に鑑みなされたものであり、秀
れた電９’ｉＵ］采移動度もつアモルファス超格子構造
の製造方法を提供することを目的とするものである。
れた電９’ｉＵ］采移動度もつアモルファス超格子構造
の製造方法を提供することを目的とするものである。
［課題を解決するための手段］
本発明のアモルファス超格子構造の製造方法は、所定厚
の基アモルファス層を堆積する堆積工程と、前記基アモ
ルファス層の表面部に所定の原子をドブして互いに異な
るバンドギャップをもつドブ一部及び非ドープ層部を形
成するドープ工程とを交互に複数回実施して、それぞれ
複数層のドープ層部及び非ドープ層部を交互に積層する
ことを特徴とすることを特徴としている。
の基アモルファス層を堆積する堆積工程と、前記基アモ
ルファス層の表面部に所定の原子をドブして互いに異な
るバンドギャップをもつドブ一部及び非ドープ層部を形
成するドープ工程とを交互に複数回実施して、それぞれ
複数層のドープ層部及び非ドープ層部を交互に積層する
ことを特徴とすることを特徴としている。
基アモルファス層及び非ドープ層部として（、好ましく
はバンドギャップがより小さい方の一部（以下ウェル層
ともいう）として）、たとえばａＳｉ：ｔ−ｔを採用す
ることができる。
はバンドギャップがより小さい方の一部（以下ウェル層
ともいう）として）、たとえばａＳｉ：ｔ−ｔを採用す
ることができる。
ドープ層部として（、好ましくはバンドギャップがより
大きい方の一部（以下バリヤ層ともいう）として）、た
とえばａ−８ｉｌ−ＶＯＶやａ−８ｉ１−ＸＮＸを採用
することができる。ドープする原子として、たとえばＮ
ＳＯを採用して基アモルファス層を窒化ｂ＋、＜は酸化
しドープ層部をバリア層とづることができる。ドープ原
子のソースとして、ＮＨ３、Ｏｚ、Ｎｔ、ＮｔＯなどの
ガスを採用でることができる。たとえば、ドープする方
法として、これらガスを電磁波や光などで励起、分解し
てラジカルを形成し、形成したラジカル状のＮＸ、０舊
を基アモルファス層の表面部に拡散する方法を採用する
ことができる。なお、この場合、前記表面部の上にＣＶ
Ｄ！積が生じないようなガスが選択されることが好まし
いが、その他に、直下のドープ層とともにバリア層もし
くはウェル層のどちらかとして機能するＣｖＤ堆積層を
生じさせることらできる。
大きい方の一部（以下バリヤ層ともいう）として）、た
とえばａ−８ｉｌ−ＶＯＶやａ−８ｉ１−ＸＮＸを採用
することができる。ドープする原子として、たとえばＮ
ＳＯを採用して基アモルファス層を窒化ｂ＋、＜は酸化
しドープ層部をバリア層とづることができる。ドープ原
子のソースとして、ＮＨ３、Ｏｚ、Ｎｔ、ＮｔＯなどの
ガスを採用でることができる。たとえば、ドープする方
法として、これらガスを電磁波や光などで励起、分解し
てラジカルを形成し、形成したラジカル状のＮＸ、０舊
を基アモルファス層の表面部に拡散する方法を採用する
ことができる。なお、この場合、前記表面部の上にＣＶ
Ｄ！積が生じないようなガスが選択されることが好まし
いが、その他に、直下のドープ層とともにバリア層もし
くはウェル層のどちらかとして機能するＣｖＤ堆積層を
生じさせることらできる。
ドープ層部及び非ドープ層部は、超格子構造を構成し得
る厚さをもち、交互に複数層をｇＩ層される。たとえば
、ドープ層部及び非ドープ層部は、１０人から１００人
程度の膜厚を有することができる。
る厚さをもち、交互に複数層をｇＩ層される。たとえば
、ドープ層部及び非ドープ層部は、１０人から１００人
程度の膜厚を有することができる。
［作用］
本発明のアモルファス超格子構造の製造方法では、各種
のＣＶＤ法等で形成された基アモルファス層の表面部に
、原子ドープによりドープ層部を形成し、かつドープさ
れなかった残部の基アモルファス層を非ドープ層部とし
ている。
のＣＶＤ法等で形成された基アモルファス層の表面部に
、原子ドープによりドープ層部を形成し、かつドープさ
れなかった残部の基アモルファス層を非ドープ層部とし
ている。
従って、下部の非ドープ層部とその上部のドープ層部と
の界面には吸着層は形成されず、その結果として高い電
界効果移動度が得られる。
の界面には吸着層は形成されず、その結果として高い電
界効果移動度が得られる。
［実施例１
本発明のアモルファス超格子構造の製造方法を用いる逆
スタガー型アモルファス超格子１” Ｆ Ｔ製造の実施
例を、第１図から第９図に示す工程図で説明する。
スタガー型アモルファス超格子１” Ｆ Ｔ製造の実施
例を、第１図から第９図に示す工程図で説明する。
まず、ガラスなどの絶縁基板１００の表面に真空蒸着ま
たはスパッタリングにより数百人の膜厚をもつアルミＷ
Ｊ１０１を形成しく第１図参照）、次いで、フォトリソ
グラフィ技術を用いる選択ＴッチによりアルミＦＩ！Ｊ
１０１からアルミゲート電極１０２を形成しく第２図参
照）、次いで、プラズマＣＶＤ法によりアルミゲー１−
？ｆ１１０２の」二に２０００人の膜厚をもつ酸化シリ
コン１（ＳｉＯ２）で構成されるゲート絶縁膜１０３を
形成する（第３図参照）。
たはスパッタリングにより数百人の膜厚をもつアルミＷ
Ｊ１０１を形成しく第１図参照）、次いで、フォトリソ
グラフィ技術を用いる選択ＴッチによりアルミＦＩ！Ｊ
１０１からアルミゲート電極１０２を形成しく第２図参
照）、次いで、プラズマＣＶＤ法によりアルミゲー１−
？ｆ１１０２の」二に２０００人の膜厚をもつ酸化シリ
コン１（ＳｉＯ２）で構成されるゲート絶縁膜１０３を
形成する（第３図参照）。
次いで、ゲート絶縁膜１０３の上に最下層の基アモルフ
ァス層１０４を形成する（第４図参照）。
ァス層１０４を形成する（第４図参照）。
基アモルファス層１０４はａ−３ｉ：）ｌで構成される
。詳゛細に説明すれば、Ｓ ｉ Ｈａが１０．２％で１
１２が残部を占める８合ガスを用いるプラズマＣＶ Ｄ
法または光ＣＶＤ法により８０人の膜厚のａ−３ｉ：８
層を形成する。反応条件は、ｒｆ電力が１Ｗ、堆積温度
が３００℃、気圧が０．１５ＴＯｒｒ、堆積速度が０．
２人／ＳｅＣである。
。詳゛細に説明すれば、Ｓ ｉ Ｈａが１０．２％で１
１２が残部を占める８合ガスを用いるプラズマＣＶ Ｄ
法または光ＣＶＤ法により８０人の膜厚のａ−３ｉ：８
層を形成する。反応条件は、ｒｆ電力が１Ｗ、堆積温度
が３００℃、気圧が０．１５ＴＯｒｒ、堆積速度が０．
２人／ＳｅＣである。
次いで、基アモルファス層１０４の表面部に原子ドープ
によりドープ層部１０５を形成し、その直下にある残部
の基アモルファス層１０４を非ドープ層部１０６とづる
（第６図参照）。最下層のバリア層を構成するドープ層
部１０５はａ−８ｉ−ＸＮＸ：Ｈで構成される。詳細に
説明すれば、Ｎ ＩＮ ３を用いてプラズマまたは光に
よりＮラジカルを形成し、形成されたＮラジカルを基ア
モルファスｗ４１０４の表面部に比較的低温で拡散させ
る。
によりドープ層部１０５を形成し、その直下にある残部
の基アモルファス層１０４を非ドープ層部１０６とづる
（第６図参照）。最下層のバリア層を構成するドープ層
部１０５はａ−８ｉ−ＸＮＸ：Ｈで構成される。詳細に
説明すれば、Ｎ ＩＮ ３を用いてプラズマまたは光に
よりＮラジカルを形成し、形成されたＮラジカルを基ア
モルファスｗ４１０４の表面部に比較的低温で拡散させ
る。
反応条件は、ｒｆｆｌ力が５０Ｗ１拡散温度が３００℃
、気圧が０．５Ｔｏｒｒ、拡散時間が９０分、である。
、気圧が０．５Ｔｏｒｒ、拡散時間が９０分、である。
その結果、膜厚が４０人のａ−３ｉ１−ｘＮｘ：Ｈで構
成されるドープ層部１０５と、膜厚が４０人のａ−３ｔ
：Ｉ−１で構成されるの最下層の非ドープ層部１０６と
が形成される。
成されるドープ層部１０５と、膜厚が４０人のａ−３ｔ
：Ｉ−１で構成されるの最下層の非ドープ層部１０６と
が形成される。
以下、第４図に示す基アモルファス層１０４の］「積工
程と、第５図に示づドープ工程とを交互に５回ずつ実施
してアモルファス超格子構造を形成する。なお、ドープ
層部１０５とその上の非ドープ層部１０６との間にはＮ
ｔガスなどを吸着する吸訓１０７が形成されている。更
に、プラズマＣＶＤ法により、最上層のドープ層部１０
５の上に膜厚が５００人の窒化シリコン（Ｓｉ３Ｎ＜）
で構成された保護膜１０８がＪＯ栢される（第６図参照
）。
程と、第５図に示づドープ工程とを交互に５回ずつ実施
してアモルファス超格子構造を形成する。なお、ドープ
層部１０５とその上の非ドープ層部１０６との間にはＮ
ｔガスなどを吸着する吸訓１０７が形成されている。更
に、プラズマＣＶＤ法により、最上層のドープ層部１０
５の上に膜厚が５００人の窒化シリコン（Ｓｉ３Ｎ＜）
で構成された保護膜１０８がＪＯ栢される（第６図参照
）。
次いで、フォトリソグラフィ技術を用いて非ドブ層１０
６、ドープ層部１０５及び吸＠層１０７から成るアｔル
フ７ス超格子構’ＩＶ １０９とその上の保護膜１０８
とを選択エツチングして、ゲート電極１０２の上方にア
モルファス超格子構造のチャンネル領域１０９を形成す
る（第７図参照）。
６、ドープ層部１０５及び吸＠層１０７から成るアｔル
フ７ス超格子構’ＩＶ １０９とその上の保護膜１０８
とを選択エツチングして、ゲート電極１０２の上方にア
モルファス超格子構造のチャンネル領域１０９を形成す
る（第７図参照）。
なお、この場合使用されるエツチング剤はＣＦ４＋Ｏｚ
ガスを用いたドライエツチングであり、ゲート絶縁膜１
０３でエツチングが終了するようにしている。
ガスを用いたドライエツチングであり、ゲート絶縁膜１
０３でエツチングが終了するようにしている。
次いで、チャンネル領域１０９の」ニにプラズマＣＶＤ
法により、膜厚が５００人であるＮ十型のａ−３ｉ：ｌ
−１層１１０が堆積され、更にその上に真空蒸着により
膜厚が３０００人であるアルミ層１１１が形成される（
第８図参照）。
法により、膜厚が５００人であるＮ十型のａ−３ｉ：ｌ
−１層１１０が堆積され、更にその上に真空蒸着により
膜厚が３０００人であるアルミ層１１１が形成される（
第８図参照）。
次いで、フォトリソグラフィ法を用いて、ａ−８ｉ：Ｈ
！１１１０及びアルミ層１１１を選択エツチングして、
ソース領域１１２、ソース電極１１３、ドレイン領１４
１１４、ドレインＮ極１１５を形成し、それらの上にＣ
ＶＤ法により膜厚が０゜５μｍの酸化シリコンのパッシ
ベーションｌ！１１６を形成する（第９図参照）。なお
、この場合のエツチング剤はアルミ層１１１に対しては
７６Ｈ３ＰＯｓ ＋４ＨＮＯ３＋１５ＣＨ３ＣＯＯＨ＋
５１１２０液、ａ−８ｔ：８層１１０に対してはＣＣ４
を用いたドライエツチングであり、窒化シリコンの保護
膜１０８でエツチングが終了するようにしている。
！１１１０及びアルミ層１１１を選択エツチングして、
ソース領域１１２、ソース電極１１３、ドレイン領１４
１１４、ドレインＮ極１１５を形成し、それらの上にＣ
ＶＤ法により膜厚が０゜５μｍの酸化シリコンのパッシ
ベーションｌ！１１６を形成する（第９図参照）。なお
、この場合のエツチング剤はアルミ層１１１に対しては
７６Ｈ３ＰＯｓ ＋４ＨＮＯ３＋１５ＣＨ３ＣＯＯＨ＋
５１１２０液、ａ−８ｔ：８層１１０に対してはＣＣ４
を用いたドライエツチングであり、窒化シリコンの保護
膜１０８でエツチングが終了するようにしている。
このようにして得られたアモルファス超格子溝３！！！
１０９は、第１０図の符号Ｂに示すように、約４ ｃｍ
！ ・Ｖ″″嗜・Ｓ−１となる。ちなみに、第１０図の
符号Ａは従来のアモルファスａ−８ｉ：Ｈ／ａ−３ｉ
＋−ｘ Ｎｘ ： ｆ（（Ｘ−０，３８）の電界効果移
動度を示している。
１０９は、第１０図の符号Ｂに示すように、約４ ｃｍ
！ ・Ｖ″″嗜・Ｓ−１となる。ちなみに、第１０図の
符号Ａは従来のアモルファスａ−８ｉ：Ｈ／ａ−３ｉ
＋−ｘ Ｎｘ ： ｆ（（Ｘ−０，３８）の電界効果移
動度を示している。
［発明の効果］
以上説明したように本発明のアモルファス超格子構造の
製造方法は、一対のウェル層及びバリア層となるドープ
層部及び非ドープ層部を、基アモルファス層の表面部へ
の原子ドープにより形成しているので、ドープ層部とそ
の直下の非ドープ層部との界面にガス等の吸着層が生じ
ない。従って、高い電界効果移動度をもつアモルファス
超格子構造の製造が可能となり、それを使用するアモル
ファス超格子ＴＰＴなどの電気特性を大幅に改善するこ
とができる。
製造方法は、一対のウェル層及びバリア層となるドープ
層部及び非ドープ層部を、基アモルファス層の表面部へ
の原子ドープにより形成しているので、ドープ層部とそ
の直下の非ドープ層部との界面にガス等の吸着層が生じ
ない。従って、高い電界効果移動度をもつアモルファス
超格子構造の製造が可能となり、それを使用するアモル
ファス超格子ＴＰＴなどの電気特性を大幅に改善するこ
とができる。
第１図、第２図、第３図、第４図、第５図、第６図、第
７図、第８図、第９図は本発明のｔＪ造方法を採用した
アモルファス超格子ＴＰＴの各製造工程を示す工程図で
ある。第１０図は得られたアモルファス超格子構造及び
従来のアモルファス超格子構造の各電界効果移動度を示
す比較図である。 第１１図は従来のアモルファス超格子構造の断面図であ
る。
７図、第８図、第９図は本発明のｔＪ造方法を採用した
アモルファス超格子ＴＰＴの各製造工程を示す工程図で
ある。第１０図は得られたアモルファス超格子構造及び
従来のアモルファス超格子構造の各電界効果移動度を示
す比較図である。 第１１図は従来のアモルファス超格子構造の断面図であ
る。
Claims (1)
- （１）所定厚の基アモルファス層を堆積する堆積工程と
、前記基アモルファス層の表面部に所定の原子をドープ
して互いに異なるバンドギャップをもつドープ層部及び
非ドープ層部を形成するドープ工程とを交互に複数回実
施して、それぞれ複数層のド−プ層部及び非ドープ層部
を交互に積層することを特徴とするアモルファス超格子
構造の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63224982A JPH0273622A (ja) | 1988-09-08 | 1988-09-08 | アモルファス超格子構造の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63224982A JPH0273622A (ja) | 1988-09-08 | 1988-09-08 | アモルファス超格子構造の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0273622A true JPH0273622A (ja) | 1990-03-13 |
Family
ID=16822248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63224982A Pending JPH0273622A (ja) | 1988-09-08 | 1988-09-08 | アモルファス超格子構造の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0273622A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990073471A (ko) * | 1999-07-14 | 1999-10-05 | 김효현 | 실상반사확대기 |
| USRE40296E1 (en) | 1991-02-22 | 2008-05-06 | Seiko Epson Corporation | Projection type liquid crystal projector |
| JP2009302525A (ja) * | 2008-05-16 | 2009-12-24 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ及びその作製方法 |
| JP2009302524A (ja) * | 2008-05-16 | 2009-12-24 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ |
| JP2022523171A (ja) * | 2019-02-19 | 2022-04-21 | アプライド マテリアルズ インコーポレイテッド | ポリシリコンライナー |
-
1988
- 1988-09-08 JP JP63224982A patent/JPH0273622A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE40296E1 (en) | 1991-02-22 | 2008-05-06 | Seiko Epson Corporation | Projection type liquid crystal projector |
| USRE42740E1 (en) | 1991-02-22 | 2011-09-27 | Seiko Epson Corporation | Projector |
| KR19990073471A (ko) * | 1999-07-14 | 1999-10-05 | 김효현 | 실상반사확대기 |
| JP2009302525A (ja) * | 2008-05-16 | 2009-12-24 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ及びその作製方法 |
| JP2009302524A (ja) * | 2008-05-16 | 2009-12-24 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ |
| JP2022523171A (ja) * | 2019-02-19 | 2022-04-21 | アプライド マテリアルズ インコーポレイテッド | ポリシリコンライナー |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101100428B1 (ko) | ＳＲＯ(Ｓｉｌｉｃｏｎ Ｒｉｃｈ Ｏｘｉｄｅ) 및 이를적용한 반도체 소자의 제조방법 | |
| CN1762056A (zh) | 具有拉伸应变基片的mosfet器件及其制备方法 | |
| CN110098261A (zh) | 一种薄膜晶体管及其制作方法、显示基板、面板、装置 | |
| JP3054862B2 (ja) | ダイヤモンド状炭素膜を含むゲート絶縁膜とこれを用いた薄膜トランジスタ及びゲート絶縁膜の形成方法並びにこれらの製造方法 | |
| CN113838930B (zh) | 具有混合栅电极结构的氮化镓常关型器件及其制备方法 | |
| CN108695157A (zh) | 一种空隙型复合钝化介质的氮化镓晶体管及制作方法 | |
| JP2001210724A5 (ja) | ||
| JP3612144B2 (ja) | 半導体装置の製造方法 | |
| JP3686582B2 (ja) | 窒化シリコン固体表面保護膜 | |
| CN104900701B (zh) | 带有双区浮动结的碳化硅umosfet器件及制作方法 | |
| JPH04109623A (ja) | ｐｎ接合を有する半導体装置 | |
| JP2631476B2 (ja) | 薄膜トランジスタの製造方法 | |
| CN118899333A (zh) | 一种提升耐压能力和散热能力的GaN高电子迁移率晶体管及制作方法 | |
| CN216958044U (zh) | 一种改进绝缘层的氧化物半导体的薄膜晶体管 | |
| JP2937886B2 (ja) | 半導体素子の層間絶縁膜形成方法 | |
| US8115263B2 (en) | Laminated silicon gate electrode | |
| US20050272210A1 (en) | Method for manufacturing gate electrode of semiconductor device using aluminium nitride film | |
| JP2976442B2 (ja) | 絶縁膜の形成方法 | |
| CN106847910B (zh) | 一种GaN基半导体器件及其制备方法 | |
| JPH01304735A (ja) | 半導体装置の保護膜形成方法 | |
| JPH0226025A (ja) | コンタクトホールの形成方法 | |
| JPS58176974A (ja) | 半導体装置の製造方法 | |
| JPH0215630A (ja) | 半導体装置の保護膜形成方法 | |
| KR100272579B1 (ko) | 박막트랜지스터 제조방법 | |
| CN116259661A (zh) | 增强型多沟道GaN功率器件及制作方法 |