JPH04109623A - pn接合を有する半導体装置 - Google Patents

pn接合を有する半導体装置

Info

Publication number
JPH04109623A
JPH04109623A JP2228690A JP22869090A JPH04109623A JP H04109623 A JPH04109623 A JP H04109623A JP 2228690 A JP2228690 A JP 2228690A JP 22869090 A JP22869090 A JP 22869090A JP H04109623 A JPH04109623 A JP H04109623A
Authority
JP
Japan
Prior art keywords
film
silicon nitride
silicon dioxide
nitride film
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2228690A
Other languages
English (en)
Inventor
Yoshiharu Saito
義治 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2228690A priority Critical patent/JPH04109623A/ja
Publication of JPH04109623A publication Critical patent/JPH04109623A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326Deposition processes
    • H10P14/6328Deposition from the gas or vapour phase
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/01Manufacture or treatment
    • H10W20/071Manufacture or treatment of dielectric parts thereof

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は、パッジベージロン膜又は層間絶縁膜等による
pn接合の劣化を防止したpn接合を有する半導体装置
に関する。
口従来の技術] 半導体装置とは、受動素子及び能動素子の各回路素子が
1つの基板内に分離不能の状態で微細加工されて形成さ
れた装置である。
第5図はこの従来の半導体装置の構造の一例を示す部分
断面図である。半導体基板1上には熱酸化法又は化学気
相成長法により二酸化シリコン(SiO2)の薄膜2が
形成されている。この二酸化シリコン膜2の厚さは約0
.1μmである。
二酸化シリコン膜2には半導体基板1の表面に形成され
たp型又はn型の拡散層3に整合する部分に、リングラ
フィ技術及びエツチング技術を使用して開口部4が設け
られている。開口部4上には金属電極5がパターン形成
されている。この金属電極5はスパッタリング法又は真
空蒸着法により約1μmの厚さに形成されたアルミニウ
ム(AJ)膜を、リングラフィ技術及びエツチング技術
を使用してバターニングすることにより設けられている
。二酸化シリコン膜2と金属電極5上の全面にはプラズ
マ気相成長法により形成した窒化シリコン薄膜(以下、
プラズマシリコン窒化膜という)6が被覆されている。
プラズマシリコン窒化膜6の厚さは約1乃至5μmの間
である。このプラズマシリコン窒化膜6は外界から侵入
する不純物及び水分等から半導体装置を保護するパッシ
ベーション膜として作用する。
従来、このバッジベージロン膜としては、シリコン窒化
膜の外に、二酸化シリコン膜(SiO2)、ケイリン酸
ガラス膜(P205 +S 1o2)、酸化アルミニウ
ム膜(Af□03)又はポリイミド膜等も使用されてき
たが、耐湿性、耐汚染性及び機械的強度が最も優れてい
るのはシリコン窒化膜であることと、約300℃での低
温形成を可能としたプラズマ気相成長法の発達により、
殆どの半導体装置のバッジベージロン膜にはプラズマシ
リコン窒化膜が使用されるようになってきた。
[発明が解決しようとする課題] しかしながら、従来の半導体装置において、パッシベー
ション膜として使用されるプラズマシリコン窒化膜中に
は、大量の正電荷が誘起されている。
例えば、抵抗率が3ΩC1のp型シリコン単結晶基板の
(100)面を、水蒸気中で900℃の温度にて酸化さ
せて表面に厚さが約too nmの二酸化シリコン膜を
形成した後、プラズマ気相成長法でプラズマシリコン窒
化膜を約1μmの厚さに成長させ、更にスパッタリング
技術を用いてプラズマシリコン窒化膜上に厚さが1μm
のアルミニウム薄膜を形成し、リソグラフィ技術及びエ
ツチング技術によりアルミニウム薄膜だけをパターニン
グしてMIs(金属−絶縁体一半導体)キャパシタを製
造した。そして、アルミニウム薄膜電極とP型シリコン
基板との間にI MHzの高周波電圧を印加して電圧−
静電容量特性を測定した。その結果、得られたフラット
バンド電圧vFBと絶縁体容量Cとにより計算される絶
縁体中の電荷密度NFBは+5 、ox 101012
a”であった。熱酸化法で形成された二酸化シリコン膜
中には電荷は殆ど誘起されないので、この正電荷は全て
プラズマシリコン窒化膜中に存在するものである。
プラズマシリコン窒化膜中に存在する正電荷は2種類あ
る。1つは、プラズマ気相成長法で反応気体として用い
られたシランC3iH,)及びアンモニア(NHz )
中に含まれていた水素イオン(H”″)がプラズマシリ
コン窒化膜中に取り込まれている場合で、この場合の水
素イオンは可動電荷として働く。他の1つは、プラズマ
シリコン窒化膜を構成しているシリコンと窒素原子のネ
ットワークが部分的に分断され、シリコン又は窒素原子
が未結合手を持つ場合である。このとき未結合手は正の
電荷を持つ固定電荷となる。
どちらの正電荷もプラズマ気相成長法で薄膜形成を行う
ことが原因で発生する。高周波放電によるプラズマ気相
成長法では、エネルギーが高いプラズマ状態下で、反応
気体の化学結合を強制的に分解し、活性度が高い化学状
態の粒子(主として、励起された原子及び分子等のラジ
カル群)を作り出し、活性化された粒子間の反応により
膜成長を行う。励起されたラジカル同志の反応で形成さ
れた物質は化学量論的組成とはならず、不純物原子を多
く含み化学結合状態も完全ではなく、欠陥及び未結合手
を含有するものとなる。このようにプラズマ反応を使用
した薄膜形成方法においては、膜中に電荷が誘起される
ことを回避することができない。
パッシベーション膜中に存在する正電荷は半導体装置の
特性に種々の悪影響を与える。例えば、第6図に示すよ
うに、n型コレクタ拡散層7、p型ベース拡散層8及び
n型エミッタ拡散層9を持つnpn型バイポーラ素子で
あって、プラズマシリコン窒化膜によるバッジベージロ
ン膜を具備しない場合は、二酸化シリコン膜2には電荷
が存在しないため、pn接合の劣化が生じない。
しかし、このバイポーラ素子に第7図に示すようにプラ
ズマシリコン窒化膜6によるパッシベーション膜を形成
した場合、プラズマシリコン窒化膜e内に存在する正電
荷から拡散層7〜9に向かって電界が発生する。その結
果、n型エミッタ拡散層9とp型ベース拡散層8との間
のpn接合は、半導体基板1の表面近傍でp型ベース拡
散層8の側に曲がってしまう。また、同時にp型ベース
拡散層8とn型コレクタ拡散層7との間のpn接合も、
半導体基板1の表面近傍でp型ベース拡散層8の方向に
曲がる。このような状態になると、各pn接合と二酸化
シリコン膜2とが接触する部分の近傍では他の部分より
電界が強くなり、そのためトンネル現象などが起こりや
すくなって、pn接合の逆方向電流が増加する。これに
より、pn接合の劣化が生じる。
更に、通常のnpn型バイポーラ素子を用いて線形増幅
作用を得る場合、ベース拡散層8とコレクタ拡散層7と
により形成されるpn接合は逆バイアスされる。この場
合に、コレクタ拡散層7からベース拡散層8に向かって
電界が発生するが、この電界は半導体基板1の表面を被
覆している二酸化シリコンwI:2とプラズマシリコン
窒化膜6の内部にも発生する。プラズマシリコン窒化膜
内には多量の正電荷が存在しており、特にその中の可動
電荷である水素イオンはこの電界により移動し、二酸化
シリコン膜2の内部に侵入して、p型ベース拡散層8の
直上域に集められる。正電荷である水素イオンがp型ベ
ース拡散層8上に集められると、その下方の領域ではp
型がn型に反転し、エミッタ拡散層9とコレクタ拡散層
7との間が短絡されてしまう。これにより、もはやバイ
ポーラ素子としての特性が得られなくなる。
以上のように多量の正電荷を含むプラズマシリコン窒化
膜6をバッジベージジン膜として使用すると、pn接合
の劣化、素子間リーク及び短絡等の不具合が発生し、半
導体装置の特性及び信頼性が著しく低下する。これは、
バッジベージ日ン膜の場合に限らず、例えば層間絶縁膜
でも同様である。
本発明はかかる問題点に鑑みてなされたものであって、
半導体装置のpn接合を劣化させることがない良質なパ
ッシベーション又は層間絶縁膜等を形成することができ
るpn接合を有する半導体装置を提供することを目的と
する。
[課題を解決するための手段] 本発明に係るpn接合を有する半導体装置は、pn接合
を有する半導体基板上に、二酸化シリコン膜及びプラズ
マ気相成長法により形成した窒化シリコン膜の積層体を
有し、前記窒化シリコン膜は前記二酸化シリコン膜に誘
起された負電荷と実質的に同密度の正電荷を有するもの
にその膜厚が設定されていることを特徴とする。
[作用コ 本発明においては、窒化シリコン膜が二酸化シリコン膜
に誘起された負電荷と実質的に同密度の正電荷を有する
ようにその膜厚が設定されているので、この2層膜を積
層することにより、膜中の電荷を実質的に0にすること
ができる。従って、この積層体により、pn接合を劣化
することがない良質のパッシベーション膜及び層間絶縁
膜を構成することができる。
[実施例コ 次に、本発明の実施例について添付の図面を参照して具
体的に説明する。
第1図は本発明の第1の実施例を示す半導体装置の部分
断面図である。拡散層3が選択的に形成されている半導
体基板1の表面上には、熱酸化法又は通常の化学気相成
長法により二酸化シリコンM2が形成されており、この
二酸化シリコン膜2には拡散層3に整合する位置にコン
タクト孔が形成されている。そして、金属膜をスパッタ
リングにより堆積した後、これをパターニングすること
により、前記コンタクト孔に整合する位置に、金属電極
5が配置されている。金属電極5の材質は例えばアルミ
ニウムである。
二酸化シリコン膜2及び金属電極5の上には、第1パツ
シベーシヨン膜として、薄膜の二酸化シリコン膜10が
形成されている。二酸化シリコン膜10は通常の減圧化
学気相成長法又は常圧化学気相成長法により形成するこ
とができる。二酸化シリコン膜10の厚さは0.1μm
以上であることが好ましい。二酸化シリコン膜10.の
上には、第2パツジベージタン膜として、プラズマ気相
成長法により、厚さが0.25μmのプラズマシリコン
窒化膜6が形成されている。
そして、この二酸化シリコン膜10及びプラズマシリコ
ン窒化膜6の2層積層体の上に、更に2組の二酸化シリ
コン膜10及びプラズマシリコン窒化膜6の2層積層体
が同様の工程で形成されている。
次に、上述のごとく構成された半導体装置の動作につい
て説明する。
先ず、上述の二酸化シリコン膜10及びプラズマシリコ
ン窒化膜6のように、2種類のパッシベーション膜を半
導体基板1上に形成する理由について以下に説明する。
第2図はMIS(金属−絶縁体一半導体)キャパシタの
断面図である。このMISキャパシタは、表面の結晶方
位が(100)で、抵抗率が3Ωamのp型シリコン単
結晶基板15上に減圧化学気相成長法により厚さが0.
1μmの二酸化シリコン膜10を形成し、この二酸化シ
リコン膜10の上にプラズマ気相成長法によってプラズ
マシリコン窒化膜6を形成したものである。このプラズ
マシリコン窒化膜6の厚さは1μmとする。プラズマシ
リコン窒化膜6を形成するために使用するプラズマ気相
成長装置は平行平板型電極を有するものであり、その上
部電極上にシリコン基板15をフェースダウンの位置で
配置し、下部電極に周波数が50KH2の高周波電圧を
電極間に2.OAの電流が流れるように印加した。電極
間には反応気体として、シラン(StH+)、アンモニ
ア(NH3)及び窒素(N2)を通過させ、プラズマ粒
子を発生させてシリコン基板IS上にプラズマシリコン
窒化膜6を形成した。プラズマシリコン窒化膜6の膜厚
は成長時間を変えることで制御した。プラズマシリコン
窒化膜6上にはスパッタリング法により厚さが1μmの
アルミニウム膜を形成した後、通常のりソグラフィ技術
及びエツチング技術により面積が1.84X 10−2
cm2になるようにバターニングすることにより、アル
ミニウム電極14を形成しである。
そして、このMISキャパシタの静電容量と電圧との間
の特性を測定し、得られたフラットバンド電圧V FR
と絶縁体容量Cとから絶縁体中の電荷密度NFBを計算
した。第3図はこの電荷密度NFBをプラズマシリコン
窒化膜6の膜厚Tの関数としてプロットしたグラフ図で
ある。第3図において、横軸はプラズマシリコン窒化膜
6の膜厚T1縦軸はプラズマシリコン窒化膜6と二酸化
シリコン膜10に含まれる電荷の密度NFBである。
NFB>Oの場合は正電荷、N pa < Oの場合は
負電荷が膜中に含まれていることになる。プラズマシリ
コン窒化膜の膜厚Tが0.25μm以上の場合はNFB
>0となり、膜中に正電荷が分布していることがわかる
。膜厚Tが太き(なるほど正電荷の密度は大きくなる。
一方、膜厚Tが0.25μm以下の場合はNFB<Oで
あり、負電荷が分布している。
この負電荷はプラズマシリコン窒化膜6の成長の初期段
階で負の電荷を持つイオン又はラジカルが二酸化シリコ
ン膜10の表面にボンバードして負電荷のチャージアッ
プを生じた結果、形成されたものであり、プラズマシリ
コン窒化膜6の界面に近い二酸化シリコン10中に局在
している。この負のチャージアップを起こしている二酸
化シリコン膜10の上に水素イオン又は未結合手等の正
電荷を持つプラズマシリコン窒化膜6が形成されると、
プラズマシリコン窒化膜の膜厚が0.25μm以下の場
合はプラズマシリコン窒化膜6中の正電荷密度が二酸化
シリコン膜10中の負電荷密度よりも小さく、結果とし
てMISキャパシタより得られる総電荷密度NFBは負
の値を持つ。その逆に、プラズマシリコン窒化膜6の膜
厚が0.25μm以上の場合は、正電荷密度の方が負電
荷密度より大きくなり、総電荷密度NFBとしては正の
値を持つ。
プラズマシリコン窒化膜6の膜厚が0.25μmの場合
に、正電荷と負電荷の密度が同一になり、絶縁膜全体に
分布する電荷量は見掛は上ゼロとなって、パッシベーシ
ョン膜として理想的な状態が実現される。
従って、第1図に示す半導体装置のように、第1パツシ
ベーシゴン膜として二酸化シリコンl1ilOを形成し
、第2バツジベージeン膜として厚さが0.25μmの
プラズマシリコン窒化膜6を形成すれば、見掛は上電荷
を含まない理想的なパッシベーション膜を形成すること
ができる。
但し、通常の半導体装置のパッシベーション膜としてプ
ラズマシリコン窒化膜を形成し、これをプラスチックパ
ッケージ等を使用して封止する場合は、膜厚が0.25
μmのときは、耐湿性、耐アルカリ金属性、耐汚染性、
及び機械的強度等が不十分であり、少なくとも1μmの
膜厚は必要である。
このため、第2パツシベーシヨン膜として使用したプラ
ズマシリコン窒化膜θ上に、更に膜厚が0.1um以上
の二酸化シリコン膜10と膜厚が0.25μmのプラズ
マシリコン窒化膜6との組み合わせからなる2層膜を数
組積み重ねて所望の膜厚にする。なお、外気と直接接触
するパッシベーション膜の最上層は耐湿性等がより優れ
たプラズマシリコン窒化膜6とすることが必要である。
このようにして、膜内正電荷が作る電界及び移動電荷に
よってpn接合を劣化することがなく、しかも耐湿性及
び機械的強度等の信頼性が高いパッシベーション膜を形
成することができる。
なお、二酸化シリコン膜10の代わりに減圧化学気相成
長法又は常圧化学気相成長法により作成したケイリン酸
ガラス(P2o5/5iO3)膜を使用しても良い 本発明はパッシベーション膜に限らず、多層電極配線構
造の層間絶縁膜の形成にも適用できる。
第4図は本発明を層間絶縁膜に適用した実施例を示す断
面図である。半導体基板1上には、熱酸化法又は通常の
化学気相成長法により形成された二酸化シリコン膜2と
金属電極5とが配置されている。二酸化シリコン膜2及
び金属電極5上にはを機溶剤に溶解させたシリカフィル
ムをSOG法(Spin On Glass )により
塗布すルコトニヨリ、SOG膜11が形成されている。
このSOG膜11は、塗布後、約350℃の温度でアニ
ールすることにより、SOG膜1膜中1中機溶剤が気化
し、シリコン−酸素結合が生成されて二酸化シリコン膜
に近い組成を有する薄膜となる。通常の層間膜形成工程
においては、その後SOG膜11をエツチングバックし
て電極間の凹部にだけSOG膜11を残すが、本実施例
ではエツチングバックを行わず、このままSOG膜11
を全面に残す。
次いで、SOG膜1膜上1上ラズマ気相成長法により、
厚さが0.25μmのプラズマシリコン窒化膜6を形成
する。この場合もプラズマ気相成長の初期段階で負の電
荷を持つイオン又はラジカルがボンバードしてSOG膜
の表面に負のチャージアップが発生し、厚さが0.25
μmのプラズマシリコン窒化膜θ内の正電荷と電気的に
中和して、見掛は上膜中電荷がゼロとなる。その後、プ
ラズマシリコン窒化膜θ上にSOG膜11と膜厚が0.
25μmのプラズマシリコン窒化膜6との組み合わせか
らなる2層膜を数層積み重ねて所望の膜厚の層間絶縁膜
を形成する。その後、リソグラフィ技術とエツチング技
術を使用してスルーホール12を形成した後、第2層電
極13をパターン形成する。
この場合、層間絶縁膜中に凹部の段差を平坦化する作用
を有するSOG膜11が使用されているため、層間絶縁
膜の表面の凹凸が比較的小さくなっている。このため、
第2層電極13の実効配線長が大きくなったり、断線し
たりすることを防止することができる。第2層電極13
の上には、更にSOG膜11と膜厚が0.25μmのプ
ラズマシリコン窒化膜6との組み合わせからなる2層膜
を数層積み重ね、第2層間膜として順次電極及び層間膜
を形成してゆく。これにより膜中正電荷が作る電界及び
移動電荷によってpn接合を劣化することがなく、信頼
性が高い層間絶縁膜を形成することができる。
[発明の効果] 以上述べたように本発明は、二酸化シリコン膜上にプラ
ズマ気相成長法により前記二酸化シリコン膜中に誘起さ
れた負電荷と実質的に同密度の正電荷を有する膜厚を有
するプラズマシリコン窒化膜を形成し、この2履膜を積
層したから、膜中電荷がゼロであり半導体装置のpn接
合を劣化することがない良質のパッシベーション膜及び
層間絶縁膜を形成することができる。
【図面の簡単な説明】
第1図は本発明の第1の実施例を示す断面図、第2図は
MISキャパシタの断面図、第3図はプラズマシリコン
窒化膜厚と膜中電荷量との関係を示すグラフ図、第4図
は本発明の第2の実施例を示す断面図、第5図は従来の
半導体装置を示す断面図、第6図はnpn型バイポーラ
素子の断面図、第7図はバッジベージジン膜にプラズマ
シリコン窒化膜を使用したnpn型バイポーラ素子の断
面図である。

Claims (3)

    【特許請求の範囲】
  1. (1)pn接合を有する半導体基板上に、二酸化シリコ
    ン膜及びプラズマ気相成長法により形成した窒化シリコ
    ン膜の積層体を有し、前記窒化シリコン膜は前記二酸化
    シリコン膜に誘起された負電荷と実質的に同密度の正電
    荷を有するものにその膜厚が設定されていることを特徴
    とするpn接合を有する半導体装置。
  2. (2)前記二酸化シリコン膜及び窒化シリコン膜の積層
    体は、パッシベーション膜であることを特徴とする請求
    項1に記載のpn接合を有する半導体装置。
  3. (3)前記二酸化シリコン膜及び窒化シリコン膜の積層
    体は、層間絶縁膜であることを特徴とする請求項1に記
    載のpn接合を有する半導体装置。
JP2228690A 1990-08-29 1990-08-29 pn接合を有する半導体装置 Pending JPH04109623A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2228690A JPH04109623A (ja) 1990-08-29 1990-08-29 pn接合を有する半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2228690A JPH04109623A (ja) 1990-08-29 1990-08-29 pn接合を有する半導体装置

Publications (1)

Publication Number Publication Date
JPH04109623A true JPH04109623A (ja) 1992-04-10

Family

ID=16880278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2228690A Pending JPH04109623A (ja) 1990-08-29 1990-08-29 pn接合を有する半導体装置

Country Status (1)

Country Link
JP (1) JPH04109623A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5440168A (en) * 1993-02-22 1995-08-08 Ryoden Semiconductor System Engineering Corporation Thin-film transistor with suppressed off-current and Vth
US5523616A (en) * 1993-10-29 1996-06-04 Nec Corporation Semiconductor device having laminated tight and coarse insulating layers
US5545919A (en) * 1993-04-14 1996-08-13 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of fabricating the same
US5627403A (en) * 1993-05-31 1997-05-06 Sgs-Thomson Microelectronics S.R.L. Adhesion between dielectric layers in an integrated circuit
WO2000003345A1 (de) * 1998-07-09 2000-01-20 Infineon Technologies Ag Halbleiterbauelement mit passivierung
WO2010098295A1 (ja) * 2009-02-25 2010-09-02 日本電気株式会社 光導波路、光導波回路、および光導波回路の製造方法
JP2021509226A (ja) * 2017-12-27 2021-03-18 マイクロン テクノロジー,インク. トランジスタ、およびメモリ・セルの高さ方向に延びるストリングのアレイ
US11404571B2 (en) 2017-07-10 2022-08-02 Micron Technology, Inc. Methods of forming NAND memory arrays
US11538919B2 (en) 2021-02-23 2022-12-27 Micron Technology, Inc. Transistors and arrays of elevationally-extending strings of memory cells

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5440168A (en) * 1993-02-22 1995-08-08 Ryoden Semiconductor System Engineering Corporation Thin-film transistor with suppressed off-current and Vth
US6103556A (en) * 1993-02-22 2000-08-15 Mitsubishi Denki Kabushiki Kaisha Thin-film transistor and method of manufacturing the same
US5545919A (en) * 1993-04-14 1996-08-13 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of fabricating the same
US5627403A (en) * 1993-05-31 1997-05-06 Sgs-Thomson Microelectronics S.R.L. Adhesion between dielectric layers in an integrated circuit
US5795821A (en) * 1993-05-31 1998-08-18 Sgs-Thomson Microelectronics, S.R.L. Process for improving the interface union among dielectric materials in an integrated circuit manufacture
US5523616A (en) * 1993-10-29 1996-06-04 Nec Corporation Semiconductor device having laminated tight and coarse insulating layers
WO2000003345A1 (de) * 1998-07-09 2000-01-20 Infineon Technologies Ag Halbleiterbauelement mit passivierung
KR100413860B1 (ko) * 1998-07-09 2004-01-07 인피니언 테크놀로지스 아게 반도체 지문 센서
WO2010098295A1 (ja) * 2009-02-25 2010-09-02 日本電気株式会社 光導波路、光導波回路、および光導波回路の製造方法
US11404571B2 (en) 2017-07-10 2022-08-02 Micron Technology, Inc. Methods of forming NAND memory arrays
JP2021509226A (ja) * 2017-12-27 2021-03-18 マイクロン テクノロジー,インク. トランジスタ、およびメモリ・セルの高さ方向に延びるストリングのアレイ
US11538919B2 (en) 2021-02-23 2022-12-27 Micron Technology, Inc. Transistors and arrays of elevationally-extending strings of memory cells
US12170324B2 (en) 2021-02-23 2024-12-17 Lodestar Licensing Group Llc Transistors and arrays of elevationally-extending strings of memory cells

Similar Documents

Publication Publication Date Title
JP3441358B2 (ja) 微小構造体の製造方法
JP2799744B2 (ja) ダイヤモンドを用いたサーミスタの作製方法
CN110098261A (zh) 一种薄膜晶体管及其制作方法、显示基板、面板、装置
EP0732757A2 (en) N-channel field-effect transistor including a thin-film fullerene
JPH04109623A (ja) pn接合を有する半導体装置
JPH0350414B2 (ja)
JP2601136B2 (ja) 半導体装置の製造方法
US5645976A (en) Capacitor apparatus and method of manufacture of same
US20050179077A1 (en) Monolithic integrated soi circuit with capacitor
JPH0572107B2 (ja)
US20080217603A1 (en) Hot electron transistor and semiconductor device including the same
JP2845160B2 (ja) 半導体装置
JPH07112052B2 (ja) 光電変換装置の製造方法
JPH0273622A (ja) アモルファス超格子構造の製造方法
JPS59136971A (ja) 薄膜電界効果トランジスタの製造方法
US5798562A (en) Semiconductor device having an isolation layer and two passivation layers with edges that are not aligned with each other
JP2704576B2 (ja) 容量素子の製造方法
CN110767650B (zh) 一种提高抗击穿能力的smim电容结构及制作方法
JP2002033326A (ja) 半導体装置及びその製造方法
JPH11312733A (ja) 集積回路装置の製造方法
JPH01198061A (ja) 半導体装置の製造方法
JPH0982747A (ja) 半導体装置のパッド電極構造及びその製造方法
CN119905393A (zh) 半导体基片的表面处理方法
JP2830295B2 (ja) 半導体装置の製造方法
JP2956682B2 (ja) 半導体装置およびその製造方法