JPH0273640A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH0273640A JPH0273640A JP63225142A JP22514288A JPH0273640A JP H0273640 A JPH0273640 A JP H0273640A JP 63225142 A JP63225142 A JP 63225142A JP 22514288 A JP22514288 A JP 22514288A JP H0273640 A JPH0273640 A JP H0273640A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- film
- metal film
- electrode
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、逆スタガー構造の薄膜トランジスタの製造方
法に関するものである。
法に関するものである。
従来、逆スタガー構造の薄膜トランジスタは、第3図お
よび第4図に示すような製造方法で製造されている。
よび第4図に示すような製造方法で製造されている。
この薄膜トランジスタの製造方法を説明すると、まず第
3図(a)および第4図(a)に示すように、絶縁基板
1上に、ゲート電極G1ゲート絶縁膜2.1−a−8l
半導体膜3、n”−a−81コンタクト膜4、ソースお
よびドレイン電極となる電極金属膜5を順次積層形成す
る。次に、上記電極金属膜5の上にフォトレジストを塗
布してこれを露光現像処理することにより、第3図(b
)および第4図(b)に示すように、薄膜トランジスタ
のチャンネル部に対応する部分を除いて電極金属膜5全
体を覆うレジストマスク6を形成する。
3図(a)および第4図(a)に示すように、絶縁基板
1上に、ゲート電極G1ゲート絶縁膜2.1−a−8l
半導体膜3、n”−a−81コンタクト膜4、ソースお
よびドレイン電極となる電極金属膜5を順次積層形成す
る。次に、上記電極金属膜5の上にフォトレジストを塗
布してこれを露光現像処理することにより、第3図(b
)および第4図(b)に示すように、薄膜トランジスタ
のチャンネル部に対応する部分を除いて電極金属膜5全
体を覆うレジストマスク6を形成する。
次に、このレジストマスク6をマスクとして上記電極金
属膜5のチャンネル部対応部分をエツチングし、この電
極金属膜5を第3図(c)および第4図(e)に示すよ
うにソース電極Sとドレイン電極りとに分離するととも
に、このソース、ドレイン電極S、D間のコンタクト膜
4をエツチング除去して薄膜トランジスタを完成する。
属膜5のチャンネル部対応部分をエツチングし、この電
極金属膜5を第3図(c)および第4図(e)に示すよ
うにソース電極Sとドレイン電極りとに分離するととも
に、このソース、ドレイン電極S、D間のコンタクト膜
4をエツチング除去して薄膜トランジスタを完成する。
ところで、上記薄膜トランジスタは、そのチャンネル長
(ソース電極Sとドレイン電極りとの間隔)Lと、チャ
ンネル幅(ソース電極Sとドレイン電極りの対向幅)W
との比W/Lが大きいほど、大きなドレイン電流を流し
て高速動作させることができるが、チャンネル幅Wを大
きくするのではトランジスタが大面積化してしまうため
に、液晶パネルに薄膜トランジスタをスイッチング素子
として用いた場合に、画素の表示面積が小さくなり、表
示品質が低下する。そこで、W/Lを大きくするには、
チャンネル長りを小さくすることが望まれる。
(ソース電極Sとドレイン電極りとの間隔)Lと、チャ
ンネル幅(ソース電極Sとドレイン電極りの対向幅)W
との比W/Lが大きいほど、大きなドレイン電流を流し
て高速動作させることができるが、チャンネル幅Wを大
きくするのではトランジスタが大面積化してしまうため
に、液晶パネルに薄膜トランジスタをスイッチング素子
として用いた場合に、画素の表示面積が小さくなり、表
示品質が低下する。そこで、W/Lを大きくするには、
チャンネル長りを小さくすることが望まれる。
しかしながら、上記従来の薄膜トランジスタの製造方法
では、フォトレジストからなるレジストマスク6をマス
クとして電極金属膜5をエツチングすることにより、こ
の電極金属膜5をソース電極Sとドレイン電極りとに分
離するとともに、このソース、ドレイン電極S、D間の
コンタクト膜4をエツチング除去しているために、製造
される薄膜トランジスタのチャンネル長しは、レジスト
マスク6の開口幅によって決まることになり、このレジ
ストマスク6の開口幅はフォトレジストの最小解像度以
下には小さくできないから、薄膜トランジスタのチャン
ネル長しは最少でも数p程度が限界であった。
では、フォトレジストからなるレジストマスク6をマス
クとして電極金属膜5をエツチングすることにより、こ
の電極金属膜5をソース電極Sとドレイン電極りとに分
離するとともに、このソース、ドレイン電極S、D間の
コンタクト膜4をエツチング除去しているために、製造
される薄膜トランジスタのチャンネル長しは、レジスト
マスク6の開口幅によって決まることになり、このレジ
ストマスク6の開口幅はフォトレジストの最小解像度以
下には小さくできないから、薄膜トランジスタのチャン
ネル長しは最少でも数p程度が限界であった。
本発明は上記のような実情にかんがみてなされたもので
あって、その目的とするところは、チャンネル長を大幅
に小さくすることができる薄膜トランジスタの製造方法
を提供することにある。
あって、その目的とするところは、チャンネル長を大幅
に小さくすることができる薄膜トランジスタの製造方法
を提供することにある。
本発明の薄膜トランジスタの製造方法は、絶縁基板上に
、ゲート電極、ゲート絶縁膜、半導体膜、コンタクト膜
、ソースおよびドレイン電極となる電極金属膜を順次積
層形成した後、この電極金属膜の上にマスク用金属膜を
形成し、このマスク用金属膜の上にチャンネル形成部を
含んでこのマスク用金属膜のソース電極側またはドレイ
ン電極側全体を覆うレジストマスクを形成して、このマ
スク用金属膜の前記レジストマスクで覆われていない部
分を除去し、このマスク用金属膜のレジストマスク端に
露出するチャンネル形成部側の端面を陽極酸化した後、
前記レジストマスクを剥離して前記マスク用金属膜をエ
ツチング処理することによりこのマスク用金属膜の陽極
酸化された部分だけをチャンネル部マスクとして前記電
極金属膜上に残し、この状態で前記電極金属膜の表面を
酸化させてこの電極金属膜の前記チャンネル部マスクで
覆われていない部分の表面に酸化膜を生成させた後に、
前記チャンネル部マスクを除去し、この部分の前記電極
金属膜を前記酸化膜をマスクとしてエツチングして前記
電極金属膜をソース電極とドレイン電極とに分離すると
ともに、このソース電極とドレイン電極との間の前記コ
ンタクト膜をエツチング除去することを特徴とするもの
である。
、ゲート電極、ゲート絶縁膜、半導体膜、コンタクト膜
、ソースおよびドレイン電極となる電極金属膜を順次積
層形成した後、この電極金属膜の上にマスク用金属膜を
形成し、このマスク用金属膜の上にチャンネル形成部を
含んでこのマスク用金属膜のソース電極側またはドレイ
ン電極側全体を覆うレジストマスクを形成して、このマ
スク用金属膜の前記レジストマスクで覆われていない部
分を除去し、このマスク用金属膜のレジストマスク端に
露出するチャンネル形成部側の端面を陽極酸化した後、
前記レジストマスクを剥離して前記マスク用金属膜をエ
ツチング処理することによりこのマスク用金属膜の陽極
酸化された部分だけをチャンネル部マスクとして前記電
極金属膜上に残し、この状態で前記電極金属膜の表面を
酸化させてこの電極金属膜の前記チャンネル部マスクで
覆われていない部分の表面に酸化膜を生成させた後に、
前記チャンネル部マスクを除去し、この部分の前記電極
金属膜を前記酸化膜をマスクとしてエツチングして前記
電極金属膜をソース電極とドレイン電極とに分離すると
ともに、このソース電極とドレイン電極との間の前記コ
ンタクト膜をエツチング除去することを特徴とするもの
である。
この製造方法によれば、ソースおよびドレイン電極とな
る電極金属膜の上にマスク用金属膜の一部分(チャンネ
ル形成部)を陽極酸化したチャンネル部マスクを形成し
て、電極金属膜のチャンネル部マスクで覆われていない
部分の表面を酸化させ、この後チヤンネル部マスクを除
去してこの部分の電極金属膜を、この部分以外の金属膜
表面に生成させた酸化膜をマスクとしてエツチングする
ことにより、前記電極金属膜をソース電極とドレイン電
極とに分離するとともに、このソース電極とドレイン電
極との間のコンタクト膜をエツチング除去しているから
、製造される薄膜トランジスタのチャンネル長つまりソ
ース、ドレイン電極の間隔は、前記チャンネル部マスク
の幅と同じになる。そして、このチャンネル部マスクは
、電極金属膜の上に形成したマスク用金属膜の上にチャ
ンネル形成部を含んでこのマスク用金属膜のソース電極
側またはドレイン電極側全体を覆うレジストマスクを形
成して、このマスク用金属膜の前記レジストマスクで覆
われていない部分を除去し、このマスク用金属膜のレジ
ストマスク端に露出するチャンネル形成部側の端面を陽
極酸化した後に、前記レジストマスクを剥離してマスク
用金属膜をエツチング処理することによりこのマスク用
金属膜の陽極酸化された部分だけを電極金属膜上に残す
ことによって形成されるものであるから、このチャンネ
ル部マスクの幅は、マスク用金属膜の端面からの陽極酸
化深さによって決まることになる。
る電極金属膜の上にマスク用金属膜の一部分(チャンネ
ル形成部)を陽極酸化したチャンネル部マスクを形成し
て、電極金属膜のチャンネル部マスクで覆われていない
部分の表面を酸化させ、この後チヤンネル部マスクを除
去してこの部分の電極金属膜を、この部分以外の金属膜
表面に生成させた酸化膜をマスクとしてエツチングする
ことにより、前記電極金属膜をソース電極とドレイン電
極とに分離するとともに、このソース電極とドレイン電
極との間のコンタクト膜をエツチング除去しているから
、製造される薄膜トランジスタのチャンネル長つまりソ
ース、ドレイン電極の間隔は、前記チャンネル部マスク
の幅と同じになる。そして、このチャンネル部マスクは
、電極金属膜の上に形成したマスク用金属膜の上にチャ
ンネル形成部を含んでこのマスク用金属膜のソース電極
側またはドレイン電極側全体を覆うレジストマスクを形
成して、このマスク用金属膜の前記レジストマスクで覆
われていない部分を除去し、このマスク用金属膜のレジ
ストマスク端に露出するチャンネル形成部側の端面を陽
極酸化した後に、前記レジストマスクを剥離してマスク
用金属膜をエツチング処理することによりこのマスク用
金属膜の陽極酸化された部分だけを電極金属膜上に残す
ことによって形成されるものであるから、このチャンネ
ル部マスクの幅は、マスク用金属膜の端面からの陽極酸
化深さによって決まることになる。
そして、この陽極酸化深さはかなり小さく選ぶことがで
きるから、本発明の製造方法によれば、チャンネル長を
従来のものに比べて大幅に小さくでき、したがって、動
作特性のよい薄膜トランジスタを得ることができる。
きるから、本発明の製造方法によれば、チャンネル長を
従来のものに比べて大幅に小さくでき、したがって、動
作特性のよい薄膜トランジスタを得ることができる。
以下、本発明の薄膜トランジスタの製造方法について、
その一実施例を第1図および第2図を参照して説明する
。
その一実施例を第1図および第2図を参照して説明する
。
まず、第1図(a)および第2図(a)に示すように、
ガラス等からなる絶縁基板1上に、Crからなるゲート
電極G(厚さtooo人)を形成し、その上に、SIN
からなるゲート絶縁膜2(厚さ3000人)と、1−a
−3l半導体膜3(厚さ1000人)と、n”−a−3
1コンタクト膜4(厚さ250人)とをプラズマCVD
法によって順次堆積させ、さらにその上にTaを蒸着ま
たはスパッタリング法により3000人の厚さに堆積さ
せてソースおよびドレイン電極となる電極金属膜5を形
成した後、この電極金属膜5の上に、l)を蒸着または
スパッタリング法により3000人に厚さに堆積させて
マスク用金属膜7を形成し、この後、上記マスク用金属
膜7と電極金属膜5とコンタクト膜4および半導体膜3
を、フォトリソグラフィ法によってソース、ドレイン電
極およびその間のチャンネル部の輪郭形状にバターニン
グする。
ガラス等からなる絶縁基板1上に、Crからなるゲート
電極G(厚さtooo人)を形成し、その上に、SIN
からなるゲート絶縁膜2(厚さ3000人)と、1−a
−3l半導体膜3(厚さ1000人)と、n”−a−3
1コンタクト膜4(厚さ250人)とをプラズマCVD
法によって順次堆積させ、さらにその上にTaを蒸着ま
たはスパッタリング法により3000人の厚さに堆積さ
せてソースおよびドレイン電極となる電極金属膜5を形
成した後、この電極金属膜5の上に、l)を蒸着または
スパッタリング法により3000人に厚さに堆積させて
マスク用金属膜7を形成し、この後、上記マスク用金属
膜7と電極金属膜5とコンタクト膜4および半導体膜3
を、フォトリソグラフィ法によってソース、ドレイン電
極およびその間のチャンネル部の輪郭形状にバターニン
グする。
次に、上記マスク用金属膜7の上にフォトレジストを塗
布してこれを露光現像処理することにより、第1図(b
)および第2図(b)に示すように、チャンネル形成部
を含んでマスク用金属膜7のソース電極側またはドレイ
ン電極側(図ではドレイン電極側)全体を覆うレジスト
マスク8を形成し、マスク用金属膜7のレジストマスク
8で覆われていない部分を、塩素系ガス(CCg4 。
布してこれを露光現像処理することにより、第1図(b
)および第2図(b)に示すように、チャンネル形成部
を含んでマスク用金属膜7のソース電極側またはドレイ
ン電極側(図ではドレイン電極側)全体を覆うレジスト
マスク8を形成し、マスク用金属膜7のレジストマスク
8で覆われていない部分を、塩素系ガス(CCg4 。
BCN3.C4F6等)によるドライエツチングによっ
て除去する。
て除去する。
この後、基板全体を10%硫酸溶液(20”C)中に浸
し、マスク用金属膜7のレジストマスク8で覆われてい
ない側(図ではソース電極側)を陽極として、マスク用
金属膜7のレジストマスク端に露出するチャンネル形成
部側の端面を陽極酸化する。
し、マスク用金属膜7のレジストマスク8で覆われてい
ない側(図ではソース電極側)を陽極として、マスク用
金属膜7のレジストマスク端に露出するチャンネル形成
部側の端面を陽極酸化する。
第1図(c)および第2図(C)は、このときの状態を
示しており、7aは陽極酸化された部分を示している。
示しており、7aは陽極酸化された部分を示している。
この陽極酸化は、マスク用金属膜7の端面の面積に基づ
いて単位面積当り1〜2A/dmの電流を流して行なわ
れ、これにより10秒〜3分の陽極酸化処理で、0.1
p〜1pの深さ(膜端面からの横方向の深さ)の酸化層
(Ag2O3)が得られる。
いて単位面積当り1〜2A/dmの電流を流して行なわ
れ、これにより10秒〜3分の陽極酸化処理で、0.1
p〜1pの深さ(膜端面からの横方向の深さ)の酸化層
(Ag2O3)が得られる。
次に、第1図(d)および第2図(d)に示すように、
レジストマスク8を剥離してから、マスク用金属膜7を
エツチング(塩素系ガスによるドライエツチング)処理
することにより、このマスク用金属膜7の陽極酸化され
ていない部分をAlI303に対して選択的に除去し、
マスク用金属膜7の陽極酸化された部分7aだけをチャ
ンネル部マスクとして電極金属膜5上に残す。
レジストマスク8を剥離してから、マスク用金属膜7を
エツチング(塩素系ガスによるドライエツチング)処理
することにより、このマスク用金属膜7の陽極酸化され
ていない部分をAlI303に対して選択的に除去し、
マスク用金属膜7の陽極酸化された部分7aだけをチャ
ンネル部マスクとして電極金属膜5上に残す。
次に、この状態で・電極金属膜5の表面を、陽極酸化法
、酸素プラズマ酸化法、熱酸化法等により1ffl化さ
せ、この電極金属膜5のチャンネル部マスク7aで覆わ
れていない部分の表面に酸化膜(Ta 205 )5a
を生成サセル。
、酸素プラズマ酸化法、熱酸化法等により1ffl化さ
せ、この電極金属膜5のチャンネル部マスク7aで覆わ
れていない部分の表面に酸化膜(Ta 205 )5a
を生成サセル。
この後、チャンネル部マスク(八Ω203)7aを塩酸
水溶液によりエツチング除去し、この部分の電極金属膜
5を、この部分以外の金属膜5表面に生成させた酸化膜
5aをマスクとして、DF4ガスによるドライエツチン
グにより除去し、第1図(e)および第2図(e)に示
すように電極金属膜5をソース電極Sとドレイン電極り
とに分離するとともに、このソース電極Sとドレイン電
極りとの間のコンタクト膜4を、CF4またはCCΩ4
ガスによるドライエツチングにより除去してチャンネル
部を形成し、薄膜トランジスタを完成する。
水溶液によりエツチング除去し、この部分の電極金属膜
5を、この部分以外の金属膜5表面に生成させた酸化膜
5aをマスクとして、DF4ガスによるドライエツチン
グにより除去し、第1図(e)および第2図(e)に示
すように電極金属膜5をソース電極Sとドレイン電極り
とに分離するとともに、このソース電極Sとドレイン電
極りとの間のコンタクト膜4を、CF4またはCCΩ4
ガスによるドライエツチングにより除去してチャンネル
部を形成し、薄膜トランジスタを完成する。
しかして、上記薄膜トランジスタの製造方法によれば、
ソースおよびドレイン電極となる電極金属膜5の上にマ
スク用金属膜7の一部分(チャンネル形成部)を陽極酸
化したチャンネル部マスク7aを形成して、電極金属膜
5のチャンネル部マスク7aで覆われていない部分の表
面を酸化させ、この後チャンネル部マスク7aを除去し
てこの部分の電極金属膜5を、この部分以外の金属膜表
面に生成させた酸化膜5aをマスクとしてエツチングす
ることにより、前記電極金属膜5をソース電極Sとドレ
イン電極りとに分離するとともに、このソース?tSt
isとドレイン電極りとの間のコンタクト膜4をエツチ
ング除去しているから、製造される薄膜トランジスタの
チャンネル長しつまりソース、ドレイン電極S、Dの間
隔は、前記チャンネル部マスク7aの幅と同じになる。
ソースおよびドレイン電極となる電極金属膜5の上にマ
スク用金属膜7の一部分(チャンネル形成部)を陽極酸
化したチャンネル部マスク7aを形成して、電極金属膜
5のチャンネル部マスク7aで覆われていない部分の表
面を酸化させ、この後チャンネル部マスク7aを除去し
てこの部分の電極金属膜5を、この部分以外の金属膜表
面に生成させた酸化膜5aをマスクとしてエツチングす
ることにより、前記電極金属膜5をソース電極Sとドレ
イン電極りとに分離するとともに、このソース?tSt
isとドレイン電極りとの間のコンタクト膜4をエツチ
ング除去しているから、製造される薄膜トランジスタの
チャンネル長しつまりソース、ドレイン電極S、Dの間
隔は、前記チャンネル部マスク7aの幅と同じになる。
そして、このチャンネル部マスク7aは、電極金属膜5
の上に形成したマスク用金属膜7の上にチャンネル形成
部を含んでこのマスク用金属膜7のソース電極S側また
はドレイン電極り側全体を覆うレジストマスク8を形成
して、このマスク用金属膜7の前記レジストマスク8で
覆われていない部分をエツチング除去し、このマスク用
金属膜7のレジストマスク端に露出するチャンネル形成
部側の端面を陽極酸化した後に、前記レジストマスク8
を剥離してマスク用金属膜7をエツチング処理すること
によりこのマスク用金属膜7の陽極酸化された部分だけ
を71i+金属膜5上に残すことによって形成されるも
のであるから、このチャンネル部マスク7aの幅は、マ
スク用金属膜7の端面からの陽極酸化深さによって決ま
ることになり、この陽極酸化深さはかなり小さく選ぶこ
とができるから(上記実施例では0.1p〜1p)、チ
ャンネル長りを従来のものに比べて大幅に小さくしてチ
ャンネル長しとチャンネル幅Wとの比を大きくした、大
きなドレイン電流を流して高速動作させることができる
動作特性のよい薄膜トランジスタを得ることができる。
の上に形成したマスク用金属膜7の上にチャンネル形成
部を含んでこのマスク用金属膜7のソース電極S側また
はドレイン電極り側全体を覆うレジストマスク8を形成
して、このマスク用金属膜7の前記レジストマスク8で
覆われていない部分をエツチング除去し、このマスク用
金属膜7のレジストマスク端に露出するチャンネル形成
部側の端面を陽極酸化した後に、前記レジストマスク8
を剥離してマスク用金属膜7をエツチング処理すること
によりこのマスク用金属膜7の陽極酸化された部分だけ
を71i+金属膜5上に残すことによって形成されるも
のであるから、このチャンネル部マスク7aの幅は、マ
スク用金属膜7の端面からの陽極酸化深さによって決ま
ることになり、この陽極酸化深さはかなり小さく選ぶこ
とができるから(上記実施例では0.1p〜1p)、チ
ャンネル長りを従来のものに比べて大幅に小さくしてチ
ャンネル長しとチャンネル幅Wとの比を大きくした、大
きなドレイン電流を流して高速動作させることができる
動作特性のよい薄膜トランジスタを得ることができる。
本発明の薄膜トランジスタの製造方法によれば、ソース
、ドレイン電極となる電極金属膜を、その上に形成した
マスク用金属膜の端面を陽極酸化して形成したチャンネ
ル部マスクの幅でエツチングしてソース電極とドレイン
電極とに分離するものであるから、チャンネル長を大幅
に小さくした動作特性のよい薄膜トランジスタを製造す
ることができる。
、ドレイン電極となる電極金属膜を、その上に形成した
マスク用金属膜の端面を陽極酸化して形成したチャンネ
ル部マスクの幅でエツチングしてソース電極とドレイン
電極とに分離するものであるから、チャンネル長を大幅
に小さくした動作特性のよい薄膜トランジスタを製造す
ることができる。
第1図および第2図は本発明の一実施例を示したもので
、第1図(a)〜(e)は薄膜トランジスタの各製造工
程における断面図、第2図(a)〜(e)は第1図(a
)〜(e)の平面図である。 第3図および第4図は従来の薄膜トランジスタの製造方
法を示したもので、第3図(a)〜(c)は薄膜トラン
ジスタの各製造工程における断面図、第4図(a) 〜
(c)は第3図(a) 〜(c)の平面図である。 1・・・絶縁基板、G・・・ゲート電極、2・・・ゲー
ト絶縁膜、3・・・半導体膜、4・・・コンタクト膜、
5・・・電極金属膜、5a・・・酸化膜、7・・・マス
ク用金属膜、7a・・・チャンネル部マスク(陽極酸化
部)S・・・ソース電極、D・・・ドレイン電極。 出願人代理人 弁理士 鈴江武彦 第3 図 第4 図
、第1図(a)〜(e)は薄膜トランジスタの各製造工
程における断面図、第2図(a)〜(e)は第1図(a
)〜(e)の平面図である。 第3図および第4図は従来の薄膜トランジスタの製造方
法を示したもので、第3図(a)〜(c)は薄膜トラン
ジスタの各製造工程における断面図、第4図(a) 〜
(c)は第3図(a) 〜(c)の平面図である。 1・・・絶縁基板、G・・・ゲート電極、2・・・ゲー
ト絶縁膜、3・・・半導体膜、4・・・コンタクト膜、
5・・・電極金属膜、5a・・・酸化膜、7・・・マス
ク用金属膜、7a・・・チャンネル部マスク(陽極酸化
部)S・・・ソース電極、D・・・ドレイン電極。 出願人代理人 弁理士 鈴江武彦 第3 図 第4 図
Claims (1)
- 絶縁基板上に、ゲート電極、ゲート絶縁膜、半導体膜、
コンタクト膜、ソースおよびドレイン電極となる電極金
属膜を順次積層形成した後、この電極金属膜の上にマス
ク用金属膜を形成し、このマスク用金属膜の上にチャン
ネル形成部を含んでこのマスク用金属膜のソース電極側
またはドレイン電極側全体を覆うレジストマスクを形成
して、このマスク用金属膜の前記レジストマスクで覆わ
れていない部分を除去し、このマスク用金属膜のレジス
トマスク端に露出するチャンネル形成部側の端面を陽極
酸化した後、前記レジストマスクを剥離して前記マスク
用金属膜をエッチング処理することによりこのマスク用
金属膜の陽極酸化された部分だけをチャンネル部マスク
として前記電極金属膜上に残し、この状態で前記電極金
属膜の表面を酸化させてこの電極金属膜の前記チャンネ
ル部マスクで覆われていない部分の表面に酸化膜を生成
させた後に、前記チャンネル部マスクを除去し、この部
分の前記電極金属膜を前記酸化膜をマスクとしてエッチ
ングして前記電極金属膜をソース電極とドレイン電極と
に分離するとともに、このソース電極とドレイン電極と
の間の前記コンタクト膜をエッチング除去することを特
徴とする薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63225142A JPH0273640A (ja) | 1988-09-08 | 1988-09-08 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63225142A JPH0273640A (ja) | 1988-09-08 | 1988-09-08 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0273640A true JPH0273640A (ja) | 1990-03-13 |
Family
ID=16824609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63225142A Pending JPH0273640A (ja) | 1988-09-08 | 1988-09-08 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0273640A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6284576B1 (en) | 1996-07-04 | 2001-09-04 | Sharp Kabushiki Kaisha | Manufacturing method of a thin-film transistor of a reverse staggered type |
-
1988
- 1988-09-08 JP JP63225142A patent/JPH0273640A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6284576B1 (en) | 1996-07-04 | 2001-09-04 | Sharp Kabushiki Kaisha | Manufacturing method of a thin-film transistor of a reverse staggered type |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950010661B1 (ko) | 티에프티 엘씨디(tft-lcd)용 신호선 제조방법 및 구조 | |
| JPH055898A (ja) | 薄膜素子形成パネル | |
| JPH04338677A (ja) | 半導体装置の金属電極形成方法 | |
| US5427962A (en) | Method of making a thin film transistor | |
| JPH0828510B2 (ja) | 薄膜トランジスタの形成方法 | |
| JPS61185724A (ja) | 薄膜トランジスタの製造方法 | |
| JP3094610B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0475670B2 (ja) | ||
| WO2019134535A1 (zh) | 薄膜晶体管及其制造方法、阵列基板、显示面板 | |
| JP3114303B2 (ja) | 薄膜トランジスタパネル及びその製造方法 | |
| JPH01219721A (ja) | 金属絶縁物構造体及び液晶表示装置 | |
| JP3168648B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
| WO2020024411A1 (zh) | 氧化物半导体薄膜晶体管及其制作方法 | |
| JP3599174B2 (ja) | 薄膜トランジスタパネル及びその製造方法 | |
| JPH0730117A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2853940B2 (ja) | 半導体装置の製造方法 | |
| JPS61176157A (ja) | 2重ゲ−ト型薄膜トランジスタとその製造方法 | |
| KR970006253B1 (ko) | 액정표시소자의 박막트랜지스터 제조방법 | |
| JPH02208636A (ja) | 液晶表示素子 | |
| JP2738439B2 (ja) | 液晶表示装置の製造方法 | |
| JPH0353787B2 (ja) | ||
| KR970006254B1 (ko) | 박막트랜지스터의 제조방법 | |
| JPH04242726A (ja) | アクティブマトリクス型回路基板の製造方法 | |
| JPS6146067A (ja) | 2重ゲ−ト型薄膜トランジスタとその製造方法 | |
| JPH04302473A (ja) | 表面の一部に酸化膜を有する電極の製造方法 |