JPH04338677A - 半導体装置の金属電極形成方法 - Google Patents
半導体装置の金属電極形成方法Info
- Publication number
- JPH04338677A JPH04338677A JP4035801A JP3580192A JPH04338677A JP H04338677 A JPH04338677 A JP H04338677A JP 4035801 A JP4035801 A JP 4035801A JP 3580192 A JP3580192 A JP 3580192A JP H04338677 A JPH04338677 A JP H04338677A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- forming
- thickness
- metal
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6725—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having supplementary regions or layers for improving the flatness of the device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
- H10D30/6739—Conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6302—Non-deposition formation processes
- H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
- H10P14/6314—Formation by oxidation, e.g. oxidation of the substrate of a metallic layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/092—Manufacture or treatment of dielectric parts thereof by smoothing the dielectric parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6302—Non-deposition formation processes
- H10P14/6324—Formation by anodic treatments, e.g. anodic oxidation
Landscapes
- Thin Film Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の金属電極形
成方法に関する。
成方法に関する。
【０００２】
【従来の技術】近時、半導体装置の高集積化の趨勢に従
い半導体装置は小形化、軽量化されつつある。しかしな
がら、半導体装置の縦方向の縮小化の進展が横方向の縮
小化の進展の度合いに比べて非常に遅いため、半導体装
置を構成する各層間のステップカバレージが半導体装置
の効率性及び信頼性に重大な影響を及ぼすに至った。
い半導体装置は小形化、軽量化されつつある。しかしな
がら、半導体装置の縦方向の縮小化の進展が横方向の縮
小化の進展の度合いに比べて非常に遅いため、半導体装
置を構成する各層間のステップカバレージが半導体装置
の効率性及び信頼性に重大な影響を及ぼすに至った。
【０００３】特に、平板表示装置に用いられる薄膜トラ
ンジスタの場合、ガラス基板状に形成される金属電極の
段差形成を改善するための研究が活発に行われている。
ンジスタの場合、ガラス基板状に形成される金属電極の
段差形成を改善するための研究が活発に行われている。
【０００４】金属工程は、通常、半導体装置の製造工程
中において後工程に属するが、逆スタガ型薄膜トランジ
スタの場合には、絶縁性基板上にゲート電極が形成され
るために、先ず金属工程が行われる。
中において後工程に属するが、逆スタガ型薄膜トランジ
スタの場合には、絶縁性基板上にゲート電極が形成され
るために、先ず金属工程が行われる。
【０００５】その詳細例は、図１（Ａ）あるいは図１（
Ｂ）に示すように、先ず基板、例えばガラス基板１上に
化学気相蒸着（ＣＶＤ）あるいはスパッタリング方法で
クロムＣｒなどの金属層を形成し、これを湿式エッチン
グ法等を用いて所望のパターンに形成することによりゲ
ート電極２が形成される。次いで、ゲート基板状には、
例えば窒化シリコン層などがゲート絶縁膜３としてＣＶ
Ｄ方法などで形成される。
Ｂ）に示すように、先ず基板、例えばガラス基板１上に
化学気相蒸着（ＣＶＤ）あるいはスパッタリング方法で
クロムＣｒなどの金属層を形成し、これを湿式エッチン
グ法等を用いて所望のパターンに形成することによりゲ
ート電極２が形成される。次いで、ゲート基板状には、
例えば窒化シリコン層などがゲート絶縁膜３としてＣＶ
Ｄ方法などで形成される。
【０００６】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の工程によるとパターン形成されるゲート電極
の段差形状により、続いて蒸着される層のステップカバ
レージが悪化するために、所望の素子が得られないとい
う問題があった。さらに、図１（Ｂ）に示すように、ゲ
ート電極を一部陽極酸化して絶縁層４を形成する場合、
絶縁層４の上にＣＶＤ工程により他の膜５を蒸着すると
きのステップカバレージが悪化し、断線不良など、半導
体装置の信頼性及び歩留りを低下させるという問題があ
った。
うな従来の工程によるとパターン形成されるゲート電極
の段差形状により、続いて蒸着される層のステップカバ
レージが悪化するために、所望の素子が得られないとい
う問題があった。さらに、図１（Ｂ）に示すように、ゲ
ート電極を一部陽極酸化して絶縁層４を形成する場合、
絶縁層４の上にＣＶＤ工程により他の膜５を蒸着すると
きのステップカバレージが悪化し、断線不良など、半導
体装置の信頼性及び歩留りを低下させるという問題があ
った。
【０００７】かかる問題は特に、小形、薄膜のＴＦＴの
場合には非常に深刻なことであり、解決されるべき問題
と指摘されている。
場合には非常に深刻なことであり、解決されるべき問題
と指摘されている。
【０００８】したがって、本発明の目的は、前記の問題
点を解決し、酸化膜、窒化膜及びガラス材質基板と金属
配線との間の段差を除去することができる半導体装置の
金属電極形成方法を提供することにある。
点を解決し、酸化膜、窒化膜及びガラス材質基板と金属
配線との間の段差を除去することができる半導体装置の
金属電極形成方法を提供することにある。
【０００９】
【課題を解決するための手段】前記目的を達成するため
に、本発明は、基板上に陽極酸化されない材料からなる
第１の金属層を所定の第１の厚さでパターン形成する工
程と、陽極酸化可能な材料からなる第２の金属層を所定
の第２の厚さで形成する工程と、前記パターン形成され
た第１の金属層に対応するレジストを形成し、前記レジ
ストをマスクとして、第１及び第２の金属パターンを除
いた領域が基板表面と同様のレベルで絶縁物となるよう
に陽極酸化を行って平坦面を形成する工程と、を含む半
導体装置の金属電極形成装置を提供する。
に、本発明は、基板上に陽極酸化されない材料からなる
第１の金属層を所定の第１の厚さでパターン形成する工
程と、陽極酸化可能な材料からなる第２の金属層を所定
の第２の厚さで形成する工程と、前記パターン形成され
た第１の金属層に対応するレジストを形成し、前記レジ
ストをマスクとして、第１及び第２の金属パターンを除
いた領域が基板表面と同様のレベルで絶縁物となるよう
に陽極酸化を行って平坦面を形成する工程と、を含む半
導体装置の金属電極形成装置を提供する。
【００１０】さらに、本発明は基板上に陽極酸化されな
い材料からなる第１の金属層を所定の第１の厚さでパタ
ーン形成する工程と、陽極酸化可能な材料からなる第２
の金属層を所定の第２の厚さで形成する工程と、前記第
１の金属層に対応するマスクを第２の金属層上に形成し
、第２の金属層のマスクされない部分を陽極酸化する工
程と、前記マスクを除去し、陽極酸化されていない前記
第２の金属層を陽極酸化する工程と、を含む半導体装置
の金属電極形成方法を提供する。
い材料からなる第１の金属層を所定の第１の厚さでパタ
ーン形成する工程と、陽極酸化可能な材料からなる第２
の金属層を所定の第２の厚さで形成する工程と、前記第
１の金属層に対応するマスクを第２の金属層上に形成し
、第２の金属層のマスクされない部分を陽極酸化する工
程と、前記マスクを除去し、陽極酸化されていない前記
第２の金属層を陽極酸化する工程と、を含む半導体装置
の金属電極形成方法を提供する。
【００１１】さらに、本発明は基板上に陽極酸化可能な
材料からなる第１の金属層を所定の第１の厚さで形成す
る工程と、陽極酸化されない第２の金属層を前記第１の
金属層に対するマスクとして作用するように第２の厚さ
でパターン形成する工程と、陽極酸化可能な材料からな
る第３の金属層を第３の厚さで蒸着する工程と、基板全
面にわたって陽極酸化を行って平坦面を形成する工程と
、を含む半導体装置の金属電極形成方法を提供する。
材料からなる第１の金属層を所定の第１の厚さで形成す
る工程と、陽極酸化されない第２の金属層を前記第１の
金属層に対するマスクとして作用するように第２の厚さ
でパターン形成する工程と、陽極酸化可能な材料からな
る第３の金属層を第３の厚さで蒸着する工程と、基板全
面にわたって陽極酸化を行って平坦面を形成する工程と
、を含む半導体装置の金属電極形成方法を提供する。
【００１２】さらに、本発明は所定の基板上部に第１の
金属層、第２の金属層および感光膜を順次形成し、所望
のパターンにパターン形成する第１の工程と、前記パタ
ーン形成された感光膜をマスクとして前記感光膜を前記
第２の金属層を傾斜エッチングする第２の工程と、前記
感光膜パターンと第２の金属層をマスクとして、前記露
出された第１の金属層を陽極酸化した後に、感光膜を除
去する第３の工程と、を含む半導体装置の金属電極形成
方法を提供する。
金属層、第２の金属層および感光膜を順次形成し、所望
のパターンにパターン形成する第１の工程と、前記パタ
ーン形成された感光膜をマスクとして前記感光膜を前記
第２の金属層を傾斜エッチングする第２の工程と、前記
感光膜パターンと第２の金属層をマスクとして、前記露
出された第１の金属層を陽極酸化した後に、感光膜を除
去する第３の工程と、を含む半導体装置の金属電極形成
方法を提供する。
【００１３】
【実施例】以下、本発明の実施例を添付図面に基づいて
詳細に説明する。
詳細に説明する。
【００１４】図２（Ａ）から図２（Ｄ）は、本発明の第
１実施例による工程手順を工程段階別に示すものである
。
１実施例による工程手順を工程段階別に示すものである
。
【００１５】先ず、半導体基板或いはガラス材質の絶縁
性基板１０上に図２（Ａ）に示すように、第１の金属層
１１が例えば、スパッタリング方法にて厚さｄ１を有す
るよう蒸着され、エッチングにより所定の幅にパターン
形成される。このとき、基板としてはガラスだけでなく
、酸化膜、窒化膜などであってもよい。第１の金属層と
して用いられる材質は、陽極酸化の影響を受けない金属
、例えば、銅ＣｕあるいはクロムＣｒのような金属材料
であればよい。そして、この金属層の厚さは、同図にお
いて、ｄ１で表わされている。
性基板１０上に図２（Ａ）に示すように、第１の金属層
１１が例えば、スパッタリング方法にて厚さｄ１を有す
るよう蒸着され、エッチングにより所定の幅にパターン
形成される。このとき、基板としてはガラスだけでなく
、酸化膜、窒化膜などであってもよい。第１の金属層と
して用いられる材質は、陽極酸化の影響を受けない金属
、例えば、銅ＣｕあるいはクロムＣｒのような金属材料
であればよい。そして、この金属層の厚さは、同図にお
いて、ｄ１で表わされている。
【００１６】次いで、図２（Ｂ）に示すように、第１の
金属層１１が形成された基板上には第２の金属層１２を
蒸着し、その後フォトレジスト層１３を第１の金属層１
１と整合させて形成する。同図に示したように、フォト
レジスト層１３は陽極酸化膜のマスクとして作用する。 必要な場合には、シリコンナイトライドＳｉ３Ｎ４、あ
るいは酸化シリコンなどの他の膜をフォトレジスト層の
代わりに使用することもできる。
金属層１１が形成された基板上には第２の金属層１２を
蒸着し、その後フォトレジスト層１３を第１の金属層１
１と整合させて形成する。同図に示したように、フォト
レジスト層１３は陽極酸化膜のマスクとして作用する。 必要な場合には、シリコンナイトライドＳｉ３Ｎ４、あ
るいは酸化シリコンなどの他の膜をフォトレジスト層の
代わりに使用することもできる。
【００１７】このとき、用いられる第２の金属層１２の
材質は陽極酸化のための材質として、例えばＡｌあるい
はＴａのような材料を用いることができ、その厚さは同
図においてｄ２で表わされている。
材質は陽極酸化のための材質として、例えばＡｌあるい
はＴａのような材料を用いることができ、その厚さは同
図においてｄ２で表わされている。
【００１８】周知のように、陽極酸化は、電界槽におい
て電極を陽極として作用するようにして電極上に酸化膜
を成長させる方法である。図２（Ｂ）のような半導体形
成体が電界槽の内におかれ、適正レベルの電圧と電流を
加えて所定時間の間、陽極酸化を行い、第２の金属層全
体を陽極酸化することにより酸化層とする。
て電極を陽極として作用するようにして電極上に酸化膜
を成長させる方法である。図２（Ｂ）のような半導体形
成体が電界槽の内におかれ、適正レベルの電圧と電流を
加えて所定時間の間、陽極酸化を行い、第２の金属層全
体を陽極酸化することにより酸化層とする。
【００１９】本実施例において、フォトレジスト層１３
は陽極酸化に対するマスクとして作用することにより、
第１の金属層１１と第２の金属層１２のパターン形成さ
れた部分を残してその他の領域が酸化される。
は陽極酸化に対するマスクとして作用することにより、
第１の金属層１１と第２の金属層１２のパターン形成さ
れた部分を残してその他の領域が酸化される。
【００２０】図２（Ｂ）に示された半導体形成体を陽極
酸化すると陽極酸化された部位が成長して、図２（Ｃ）
に示すような平坦化された絶縁層１４が得られる。
酸化すると陽極酸化された部位が成長して、図２（Ｃ）
に示すような平坦化された絶縁層１４が得られる。
【００２１】このとき、本実施例において陽極酸化の際
の厚さ変化率を示す比例常数をＡで表わすと、陽極酸化
された厚さはＡｄ２となる。例えば、Ａｌの場合、厚さ
変化率Ａは約１．４であることが実験により得られてい
る。
の厚さ変化率を示す比例常数をＡで表わすと、陽極酸化
された厚さはＡｄ２となる。例えば、Ａｌの場合、厚さ
変化率Ａは約１．４であることが実験により得られてい
る。
【００２２】陽極酸化された厚さＡｄ２は、陽極酸化の
際に印加される電圧により制御が可能である（米国特許
第４，４６９，５６８号参照）。
際に印加される電圧により制御が可能である（米国特許
第４，４６９，５６８号参照）。
【００２３】図２（Ｃ）において、ｄ１、ｄ２、Ａの関
係は、次式で表わされる。 Ａｄ２＝ｄ１＋ｄ２ すなわち、ｄ２＝（Ａ−１）×ｄ１ したがって、ｄ１、ｄ２、Ａが前記のような条件を満た
す場合、図２（Ｃ）のような平坦構造を得ることができ
ることになる。
係は、次式で表わされる。 Ａｄ２＝ｄ１＋ｄ２ すなわち、ｄ２＝（Ａ−１）×ｄ１ したがって、ｄ１、ｄ２、Ａが前記のような条件を満た
す場合、図２（Ｃ）のような平坦構造を得ることができ
ることになる。
【００２４】一方、第２の金属層上に陽極酸化によって
平坦な絶縁膜を形成することも可能である。この場合、
図２（Ｄ）に示すように、マスクされない部分が陽極酸
化によって、マスク部分よりもさらに厚くなるように、
図２（Ｂ）の工程から陽極酸化が行われる。
平坦な絶縁膜を形成することも可能である。この場合、
図２（Ｄ）に示すように、マスクされない部分が陽極酸
化によって、マスク部分よりもさらに厚くなるように、
図２（Ｂ）の工程から陽極酸化が行われる。
【００２５】その後、マスクされた部分を図２（Ｂ）と
同様な方式にて陽極酸化すると、図２（Ｅ）のような平
坦化された絶縁層１５を得ることができる。
同様な方式にて陽極酸化すると、図２（Ｅ）のような平
坦化された絶縁層１５を得ることができる。
【００２６】図２（Ｄ）の第２の金属層のうち、陽極酸
化により酸化される層の厚さをｄ３とすると、陽極酸化
された第２の金属層１２の厚さはＡｄ３となる。図２（
Ｅ）に示されたような平坦面を得るには、ｄ１、ｄ２、
ｄ３及びＡの間は次のような関係を満たすことが必要と
される。
化により酸化される層の厚さをｄ３とすると、陽極酸化
された第２の金属層１２の厚さはＡｄ３となる。図２（
Ｅ）に示されたような平坦面を得るには、ｄ１、ｄ２、
ｄ３及びＡの間は次のような関係を満たすことが必要と
される。
【００２７】陽極酸化された絶縁層１４の厚さＡｄ２は
、同図から、 Ａｄ２＝ｄ１＋（ｄ２−ｄ３）＋Ａｄ３となる。 すなわち、ｄ１＝（Ａ−１）×ｄ２−（Ａ−１）×ｄ３
＝（Ａ−１）×（ｄ２−ｄ３） したがって、ｄ１、ｄ２、ｄ３及びＡが前記の式を満た
すようにすると、図２（Ｅ）に示すような平坦構造を得
られる。
、同図から、 Ａｄ２＝ｄ１＋（ｄ２−ｄ３）＋Ａｄ３となる。 すなわち、ｄ１＝（Ａ−１）×ｄ２−（Ａ−１）×ｄ３
＝（Ａ−１）×（ｄ２−ｄ３） したがって、ｄ１、ｄ２、ｄ３及びＡが前記の式を満た
すようにすると、図２（Ｅ）に示すような平坦構造を得
られる。
【００２８】そして、パターン形成された第２の金属層
１２の厚さはｄ２−ｄ３となり、陽極酸化されない第２
の金属層１２は第１の金属層１１とともに電極になり、
アクティブマトリックス型液晶表示装置に用いられる薄
膜トランジスタのゲート電極とすることができる。
１２の厚さはｄ２−ｄ３となり、陽極酸化されない第２
の金属層１２は第１の金属層１１とともに電極になり、
アクティブマトリックス型液晶表示装置に用いられる薄
膜トランジスタのゲート電極とすることができる。
【００２９】前述した実施例の適用結果を図３（Ａ）及
び図３（Ｂ）にそれぞれ示す。なお、本発明の適用例と
して、逆スタガ型ＴＦＴ素子の形成を例にとったが、ス
タガ型ＴＦＴ、すなわち、基板上にソースとドレイン電
極とを先ず形成する場合にも適用される。この場合、本
発明により平坦になった形成体上に半導体層と絶縁層と
が平坦に推積され、その上にゲート電極が形成されると
いう構造を有するため、続いて推積される層のステップ
カバレージが悪化するといった、前述したような問題が
発生するおそれがない。
び図３（Ｂ）にそれぞれ示す。なお、本発明の適用例と
して、逆スタガ型ＴＦＴ素子の形成を例にとったが、ス
タガ型ＴＦＴ、すなわち、基板上にソースとドレイン電
極とを先ず形成する場合にも適用される。この場合、本
発明により平坦になった形成体上に半導体層と絶縁層と
が平坦に推積され、その上にゲート電極が形成されると
いう構造を有するため、続いて推積される層のステップ
カバレージが悪化するといった、前述したような問題が
発生するおそれがない。
【００３０】本発明の前記構造の長所は、特に、二つの
電極ライン、すなわち、ゲート電極と、ソースまたはド
レイン電極ラインとが互いに交差しており、相互接触を
防止するための絶縁層を二つの電極間に介在させる場合
、交差部分からの段差形成が生じないため、少なくとも
ステップカバレージによって生じる二つの電極間の断絡
は防止されるというものである。
電極ライン、すなわち、ゲート電極と、ソースまたはド
レイン電極ラインとが互いに交差しており、相互接触を
防止するための絶縁層を二つの電極間に介在させる場合
、交差部分からの段差形成が生じないため、少なくとも
ステップカバレージによって生じる二つの電極間の断絡
は防止されるというものである。
【００３１】さらに、陽極酸化膜は透明であるためＬＣ
Ｄパネルに用いることができ、本発明により良質の製品
を提供することができる。
Ｄパネルに用いることができ、本発明により良質の製品
を提供することができる。
【００３２】次に、本発明の目的に関連して第２の実施
例を図４を用いて詳細に説明する。
例を図４を用いて詳細に説明する。
【００３３】図４は、本発明の第２の実施例による工程
を工程段階別に示すものである。
を工程段階別に示すものである。
【００３４】先ず、半導体基板あるいはガラス材質など
の絶縁性基板１０上に図４（Ａ）に示すように第１の金
属層２０が、例えばスパッタリング方法にてｄ１１の厚
さを有するように蒸着される。
の絶縁性基板１０上に図４（Ａ）に示すように第１の金
属層２０が、例えばスパッタリング方法にてｄ１１の厚
さを有するように蒸着される。
【００３５】このとき、用いられる材質としては陽極酸
化のための材料として、例えばＡｌあるいはＴａのよう
な金属材料であればよい。
化のための材料として、例えばＡｌあるいはＴａのよう
な金属材料であればよい。
【００３６】次いで、図４（Ｂ）のように、第１の金属
層２０が形成された基板上に第２の金属層２１を蒸着し
て、同図に示すように、ゲート電極パターンを形成する
。このとき、用いられる第２の金属層２１の材質は陽極
酸化と無関係な材質として、例えばＣｕあるいはＣｒの
ような材料を用いることができ、その厚さは同図におい
てｄ１２で表わされている。
層２０が形成された基板上に第２の金属層２１を蒸着し
て、同図に示すように、ゲート電極パターンを形成する
。このとき、用いられる第２の金属層２１の材質は陽極
酸化と無関係な材質として、例えばＣｕあるいはＣｒの
ような材料を用いることができ、その厚さは同図におい
てｄ１２で表わされている。
【００３７】前記の第２の金属層２１は陽極酸化の際に
、マスクとして作用することができる埋立層になるよう
に、図４（Ｃ）に示すように、全面にわたって第１の金
属層２０と同一材料あるいはこれと同等な材料からなる
第３の金属層２２を、厚さｄ１３で蒸着してゲート電極
部位の上に第２の金属層２１が形成されるようにする。 したがって、同図に示すように、第２の金属層２１は第
１及び第３の金属層の間に埋め立てられた形状となる。
、マスクとして作用することができる埋立層になるよう
に、図４（Ｃ）に示すように、全面にわたって第１の金
属層２０と同一材料あるいはこれと同等な材料からなる
第３の金属層２２を、厚さｄ１３で蒸着してゲート電極
部位の上に第２の金属層２１が形成されるようにする。 したがって、同図に示すように、第２の金属層２１は第
１及び第３の金属層の間に埋め立てられた形状となる。
【００３８】次に、図４（Ｃ）の基板を電界槽に浸け陽
極酸化を行なう。
極酸化を行なう。
【００３９】第１実施例と同様に、適正レベルの電圧と
電流とを加えて、所定時間陽極酸化を行って、蒸着され
た全金属が陽極酸化されるようにすることで酸化層が形
成される。
電流とを加えて、所定時間陽極酸化を行って、蒸着され
た全金属が陽極酸化されるようにすることで酸化層が形
成される。
【００４０】一方、陽極酸化においては、金属パターン
が適切なマスク膜によって保護されるため、本実施例で
は、埋め立てられた第２の金属層２１をマスクとして用
いており、図４（Ｄ）に示すように、第２の金属層２１
と陽極酸化によりパターン形成された第１の金属層２０
だけを残して、その他の領域に酸化層２４が形成される
。
が適切なマスク膜によって保護されるため、本実施例で
は、埋め立てられた第２の金属層２１をマスクとして用
いており、図４（Ｄ）に示すように、第２の金属層２１
と陽極酸化によりパターン形成された第１の金属層２０
だけを残して、その他の領域に酸化層２４が形成される
。
【００４１】本発明は平坦面を形成するものであって、
図４（Ｄ）のような平坦面を形成するには、金属層の厚
さは以下のような関係式で定められる。
図４（Ｄ）のような平坦面を形成するには、金属層の厚
さは以下のような関係式で定められる。
【００４２】第１の金属層２０の陽極酸化の際厚さ変化
率をＡ１１、第３の金属層２２の厚さの変化率をＡ２２
、第３の金属層２２の陽極酸化される層の厚さをｄ１３
で表わす。
率をＡ１１、第３の金属層２２の厚さの変化率をＡ２２
、第３の金属層２２の陽極酸化される層の厚さをｄ１３
で表わす。
【００４３】埋立層２１の、ある部位における厚さは、
埋め立てられた第２の金属層２１は厚さの変化がないた
めに、ｄ１１＋ｄ１２＋Ａ２２ｄ１３となり、その他の
領域での陽極酸化の厚さはＡ１１ｄ１１＋Ａ２２ｄ１３
となる。
埋め立てられた第２の金属層２１は厚さの変化がないた
めに、ｄ１１＋ｄ１２＋Ａ２２ｄ１３となり、その他の
領域での陽極酸化の厚さはＡ１１ｄ１１＋Ａ２２ｄ１３
となる。
【００４４】したがって、相互段差のない構造とするに
は、これらの厚さが互いに同一でなければならず、金属
層の厚さについて、図４（Ｄ）から次の関係式が成り立
つ。
は、これらの厚さが互いに同一でなければならず、金属
層の厚さについて、図４（Ｄ）から次の関係式が成り立
つ。
【００４５】
ｄ１１＋ｄ１２＋Ａ２２ｄ１３＝Ａ１１ｄ１１＋Ａ２２
ｄ１３すなわち、ｄ１２＝（Ａ１１−１）×ｄ１１この
条件に従って、第２の金属層の形成の際に、その厚さを
第１の金属層の厚さｄ１１の（Ａ１１−１）倍にして形
成することにより、最終の結果である図４（Ｄ）のよう
な平坦面が得られることになる。
ｄ１３すなわち、ｄ１２＝（Ａ１１−１）×ｄ１１この
条件に従って、第２の金属層の形成の際に、その厚さを
第１の金属層の厚さｄ１１の（Ａ１１−１）倍にして形
成することにより、最終の結果である図４（Ｄ）のよう
な平坦面が得られることになる。
【００４６】第１及び第２実施例と同様に本発明の適用
例を、逆スタガ型ＴＦＴ素子の形成としたが、本発明は
スタガ型ＴＦＴ、すなわち基板上にソース及びドレイン
電極を先ず形成する場合にも適用される。この場合、本
発明により平坦になった形成体上に半導体層と絶縁層と
が平坦に推積され、その上にゲート電極が形成されると
いう構造を有するため、続いて推積される層のステップ
カバレージの悪化といった、前述した問題が発生するお
それはない。
例を、逆スタガ型ＴＦＴ素子の形成としたが、本発明は
スタガ型ＴＦＴ、すなわち基板上にソース及びドレイン
電極を先ず形成する場合にも適用される。この場合、本
発明により平坦になった形成体上に半導体層と絶縁層と
が平坦に推積され、その上にゲート電極が形成されると
いう構造を有するため、続いて推積される層のステップ
カバレージの悪化といった、前述した問題が発生するお
それはない。
【００４７】本発明の前記構造の長所は、前述した実施
例において指摘されたとおりである。
例において指摘されたとおりである。
【００４８】次に、本発明による金属電極形成方法の第
３の実施例を製造工程図５（Ａ）ないし図５（Ｃ）を参
照して詳細に説明する。
３の実施例を製造工程図５（Ａ）ないし図５（Ｃ）を参
照して詳細に説明する。
【００４９】図５（Ａ）に示されたように、所定の基板
１０上に第１の金属層３０と第２の金属層３１及び感光
膜パターン３２とを順次形成する。このとき、基板１０
としては、酸化膜及び窒化膜などの絶縁物質基板、ある
いはＢＰＳＧ（Ｂｏｒｏ−ＰｈｏｓｐｈｏＳｉｌｉｃａ
ｔｅ Ｇｌａｓｓ）、ＰＳＧ（Ｐｈｏｓｐｈｏ Ｓｉｌ
ｉｃａｔｅ Ｇｌａｓｓ）、ＵＳＧ（Ｕｎｄｏｐｅｄ
ＳｉｌｉｃａｔｅＧｌａｓｓ）、ガラスなどのガラス材
質の絶縁物質が用いられる。さらに、前記第１及び第２
の金属層３０、３１は、物理蒸着あるいはＣＶＤなどの
方法にて形成する。前記第１の金属層３０はＡｌ、Ｔａ
など陽極酸化が可能な金属で形成し、前記第２の金属層
３１はＣｕ、Ａｕ、Ｃｒ及びＷなど陽極酸化が生じない
金属で形成する。
１０上に第１の金属層３０と第２の金属層３１及び感光
膜パターン３２とを順次形成する。このとき、基板１０
としては、酸化膜及び窒化膜などの絶縁物質基板、ある
いはＢＰＳＧ（Ｂｏｒｏ−ＰｈｏｓｐｈｏＳｉｌｉｃａ
ｔｅ Ｇｌａｓｓ）、ＰＳＧ（Ｐｈｏｓｐｈｏ Ｓｉｌ
ｉｃａｔｅ Ｇｌａｓｓ）、ＵＳＧ（Ｕｎｄｏｐｅｄ
ＳｉｌｉｃａｔｅＧｌａｓｓ）、ガラスなどのガラス材
質の絶縁物質が用いられる。さらに、前記第１及び第２
の金属層３０、３１は、物理蒸着あるいはＣＶＤなどの
方法にて形成する。前記第１の金属層３０はＡｌ、Ｔａ
など陽極酸化が可能な金属で形成し、前記第２の金属層
３１はＣｕ、Ａｕ、Ｃｒ及びＷなど陽極酸化が生じない
金属で形成する。
【００５０】次に、図５（Ｂ）に示されたように、前記
露出された第２の金属層３１を湿式あるいは乾式エッチ
ング方法により除去する。このとき、残っている第２の
金属層３１を後続の陽極酸化工程の際に発生する絶縁膜
３３との段差を減少させるため傾斜エッチングする。
露出された第２の金属層３１を湿式あるいは乾式エッチ
ング方法により除去する。このとき、残っている第２の
金属層３１を後続の陽極酸化工程の際に発生する絶縁膜
３３との段差を減少させるため傾斜エッチングする。
【００５１】さらに、図５（Ｃ）に示されたように、前
記感光膜パターン３２と傾斜エッチングされた第２の金
属層３１とをマスクとして、前記第１の金属層３０を通
常の陽極酸化法にて酸化させて絶縁膜３３を形成する。 このとき、第２の金属層３１の下部の第１の金属層３０
の陽極酸化が生じないように酸化条件を調節しなければ
ならない。したがって、ゲート電極３４は、前記第２の
金属層３１と、酸化されない第１の金属層３０とで構成
される。その後、前記感光膜パターン３２を除去する。
記感光膜パターン３２と傾斜エッチングされた第２の金
属層３１とをマスクとして、前記第１の金属層３０を通
常の陽極酸化法にて酸化させて絶縁膜３３を形成する。 このとき、第２の金属層３１の下部の第１の金属層３０
の陽極酸化が生じないように酸化条件を調節しなければ
ならない。したがって、ゲート電極３４は、前記第２の
金属層３１と、酸化されない第１の金属層３０とで構成
される。その後、前記感光膜パターン３２を除去する。
【００５２】前記陽極酸化工程の際、第１の金属層３０
が絶縁膜３３で酸化されて、その垂直方向の大きさが増
加する。前記垂直方向の大きさの増加分を顧慮して第１
及び第２金属層３０、３１の垂直方向の大きさを適切に
調節すると、ゲート電極３４と絶縁膜３３との間の段差
を最小化することができる。例えば、第１の金属層３０
としてＡｌを用いる場合、陽極酸化によりＡｌがＡｌ２
Ｏ３と酸化され、垂直方向の大きさが１．４倍程度増加
する。すなわち、陽極酸化の厚さ変化率Ａが約１．４で
あるので、第１の金属層３０と第２の金属層３１との垂
直方向の大きさを１：０．４の比率で形成すると、陽極
酸化工程における絶縁膜３３と第２の金属層３１との間
の段差の発生を防止することができる。
が絶縁膜３３で酸化されて、その垂直方向の大きさが増
加する。前記垂直方向の大きさの増加分を顧慮して第１
及び第２金属層３０、３１の垂直方向の大きさを適切に
調節すると、ゲート電極３４と絶縁膜３３との間の段差
を最小化することができる。例えば、第１の金属層３０
としてＡｌを用いる場合、陽極酸化によりＡｌがＡｌ２
Ｏ３と酸化され、垂直方向の大きさが１．４倍程度増加
する。すなわち、陽極酸化の厚さ変化率Ａが約１．４で
あるので、第１の金属層３０と第２の金属層３１との垂
直方向の大きさを１：０．４の比率で形成すると、陽極
酸化工程における絶縁膜３３と第２の金属層３１との間
の段差の発生を防止することができる。
【００５３】本発明は以上説明したように、多様な実施
例を提供しているが、本発明の原理に準ずる他の実施例
をも含む。
例を提供しているが、本発明の原理に準ずる他の実施例
をも含む。
【００５４】
【発明の効果】前述のように本発明は、一定材質の基板
上部に金属電極を形成するにあたって、パターン形成さ
れた陽極酸化されない第１の金属層の上に、陽極酸化さ
れる第２の金属層を形成し、レジストをマスクとして陽
極酸化を行うことにより電極による段差形成を除去し、
ステップカバレージを向上している。また、本発明は、
陽極酸化される第１の金属層の上に、マスクとして作用
する陽極酸化されない第２の金属層を形成し、さらに陽
極酸化される第３の金属層を蒸着して、基板全体を陽極
酸化して平坦面を形成し、ステップカバレージを向上し
ている。さらに、本発明は、第１の金属層と第２の金属
層とを形成し、第２の金属層を傾斜エッチングした後、
第１の金属層を陽極酸化させて絶縁膜に取り囲んだ金属
電極を形成するため、基板と金属電極との間の段差が除
去され、半導体膜、絶縁膜あるいは金属電極などを形成
する後続工程におけるステップカバレージを向上し、半
導体装置の信頼性、歩留りなどを向上させることができ
るという利点がある。
上部に金属電極を形成するにあたって、パターン形成さ
れた陽極酸化されない第１の金属層の上に、陽極酸化さ
れる第２の金属層を形成し、レジストをマスクとして陽
極酸化を行うことにより電極による段差形成を除去し、
ステップカバレージを向上している。また、本発明は、
陽極酸化される第１の金属層の上に、マスクとして作用
する陽極酸化されない第２の金属層を形成し、さらに陽
極酸化される第３の金属層を蒸着して、基板全体を陽極
酸化して平坦面を形成し、ステップカバレージを向上し
ている。さらに、本発明は、第１の金属層と第２の金属
層とを形成し、第２の金属層を傾斜エッチングした後、
第１の金属層を陽極酸化させて絶縁膜に取り囲んだ金属
電極を形成するため、基板と金属電極との間の段差が除
去され、半導体膜、絶縁膜あるいは金属電極などを形成
する後続工程におけるステップカバレージを向上し、半
導体装置の信頼性、歩留りなどを向上させることができ
るという利点がある。
【図１】（Ａ）及び（Ｂ）は従来の例を示す断面図であ
る。
る。
【図２】（Ａ）ないし（Ｅ）は本発明の第１及び第２実
施例にしたがう工程手順図である。
施例にしたがう工程手順図である。
【図３】（Ａ）及び（Ｂ）はそれぞれ本発明の第１及び
第２実施例にしたがう結果を示す断面図である。
第２実施例にしたがう結果を示す断面図である。
【図４】本発明の第３実施例にしたがう工程手順図であ
る。
る。
【図５】（Ａ）ないし（Ｃ）は本発明の第４実施例にし
たがう金属電極形成工程図である。
たがう金属電極形成工程図である。
１０ 絶縁性基板
１１、２０、３０ 第１の金属層
１２、２１、３１ 第２の金属層
１３ フォトレジスト
１４、１５ 絶縁層
２１ 埋立層
２２ 第３の金属層
３２ 感光膜パターン
３３ 絶縁膜
Claims (18)
- 【請求項１】基板上に陽極酸化されない材料からなる第
１の金属層を所定の第１の厚さでパターン形成する工程
と、陽極酸化可能な材料からなる第２の金属層を所定の
第２の厚さで形成する工程と、前記パターン形成された
第１の金属層に対応するレジストを形成し、前記レジス
トをマスクとして、第１及び第２の金属パターンを除い
た領域が基板表面と同様のレベルで絶縁物となるように
陽極酸化を行って平坦面を形成する工程と、を含むこと
を特徴とする半導体装置の金属電極形成方法。 - 【請求項２】前記第１の金属層の厚さをｄ１、前記第２
の金属層の厚さをｄ２、前記第２の金属層の陽極酸化に
よる厚さの変化率をＡとするとき、前記第２の金属層の
厚さｄ２が、条件 ｄ２＝ｄ１ ／（Ａ−１）を満た
すように推積されることを特徴とする請求項１記載の半
導体装置の金属電極形成方法。 - 【請求項３】前記第１の金属層が、ＣｕあるいはＣｒの
内いずれか一つの材料であり、前記第２の金属層が、Ａ
ｌあるいはＴａの内いずれか一つの材料であることを特
徴とする請求項１記載の半導体装置の金属電極形成方法
。 - 【請求項４】前記工程が、逆スタガ型ＴＦＴと、スタガ
型ＴＦＴと、段差形成された金属パターンの平坦化が行
われる半導体装置と、の製造工程に適用されることを特
徴とする請求項１記載の半導体装置の金属電極形成方法
。 - 【請求項５】基板上に陽極酸化されない材料からなる第
１の金属層を所定の第１の厚さでパターン形成する工程
と、陽極酸化可能な材料からなる第２の金属層を所定の
第２の厚さで形成する工程と、前記第１の金属層に対応
するマスクを第２の金属層上に形成し、第２の金属層の
マスクされない部分を陽極酸化する工程と、前記マスク
を除去し、陽極酸化されていない前記第２の金属層を陽
極酸化する工程と、を含むことを特徴とする半導体装置
の金属電極形成方法。 - 【請求項６】前記第１の金属層の厚さをｄ１、前記第２
の金属層の厚さをｄ２、２次陽極酸化の際に陽極酸化さ
れる前記第２の金属層の厚さをｄ３、前記第２の金属層
の陽極酸化による厚さの変化率をＡとするとき、前記第
１の金属層の厚さｄ１が、条件 ｄ１＝（Ａ−１）×
（ｄ２−ｄ３）を満たすように形成されることを特徴と
する請求項５記載の半導体装置の金属電極形成方法。 - 【請求項７】前記第１の金属層が、ＣｕあるいはＣｒの
内いずれか一つの材料であり、前記第２の金属層が、Ａ
ｌあるいはＴａの内いずれか一つの材料であることを特
徴とする請求項５記載の半導体装置の金属電極形成方法
。 - 【請求項８】前記工程が、逆スタガ型ＴＦＴと、スタガ
型ＴＦＴと、段差形成された金属パターンの平坦化が行
われる半導体装置と、の製造工程に適用されることを特
徴とする請求項５記載の半導体装置の金属電極形成方法
。 - 【請求項９】基板上に陽極酸化可能な材料からなる第１
の金属層を所定の第１の厚さで形成する工程と、陽極酸
化されない第２の金属層を前記第１の金属層に対するマ
スクとして作用するように第２の厚さでパターン形成す
る工程と、陽極酸化可能な材料からなる第３の金属層を
第３の厚さで蒸着する工程と、基板全面にわたって陽極
酸化を行って平坦面を形成する工程と、を含むことを特
徴とする半導体装置の金属電極形成方法。 - 【請求項１０】前記第３の金属層が、前記第１の金属層
と同様、あるいはこれと同等な材質であることを特徴と
する請求項９記載の半導体装置の金属電極形成方法。 - 【請求項１１】前記第１の金属層の厚さをｄ１、前記第
２の金属層の厚さをｄ２、前記第１の金属層の陽極酸化
による変化率をＡとするとき、前記第２の金属層の厚さ
ｄ２が、条件 ｄ２＝（Ａ−１）×ｄ１を満たすよう
に形成されることを特徴とする請求項９記載の半導体装
置の金属電極形成方法。 - 【請求項１２】前記第１の金属層が、ＣｕあるいはＣｒ
の内いずれか一つの材料であり、前記第２の金属層が、
ＡｌあるいはＴａの内いずれか一つの材料であることを
特徴とする請求項９記載の半導体装置の金属電極形成方
法。 - 【請求項１３】前記工程が、逆スタガ型ＴＦＴと、スタ
ガ型ＴＦＴと、段差形成された金属パターンの平坦化が
行われる半導体装置と、の製造工程に適用されることを
特徴とする請求項９記載の半導体装置の金属電極形成方
法。 - 【請求項１４】所定の基板上部に第１の金属層、第２の
金属層および感光膜を順次形成し、所望のパターンにパ
ターン形成する第１の工程と、前記パターン形成された
感光膜をマスクとして前記感光膜を前記第２の金属層を
傾斜エッチングする第２の工程と、前記感光膜パターン
と第２の金属層をマスクとして、前記露出された第１の
金属層を陽極酸化した後に、前記感光膜を除去する第３
の工程と、を含むことを特徴とする半導体装置の金属電
極形成方法。 - 【請求項１５】前記第１の工程の基板を、酸化膜、窒化
膜、あるいはガラス材質の絶縁物の内いずれか一つで形
成することを特徴とする請求項１４記載の半導体装置の
金属電極形成方法。 - 【請求項１６】前記第１の金属層がＡｌ、あるいはＴａ
の内いずれか一つの材料であることを特徴とする請求項
１４記載の半導体装置の金属電極形成方法。 - 【請求項１７】前記第２の金属層が、Ｃｕ、Ａｕ、Ｃｒ
、あるいはＷの内いずれか一つの材料であることを特徴
とする請求項１４記載の半導体装置の金属電極形成方法
。 - 【請求項１８】前記第２の工程の傾斜エッチングを、湿
式、あるいは乾式エッチングの内いずれか一つで行うこ
とを特徴とする請求項１４記載の半導体装置の金属電極
形成方法。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910007009A KR940008565B1 (ko) | 1991-04-30 | 1991-04-30 | 반도체 장치의 금속전극 형성방법 |
| KR1019910007010A KR940005446B1 (ko) | 1991-04-30 | 1991-04-30 | 반도체 장치의 금속전극 형성방법 |
| KR1991P11375 | 1991-07-05 | ||
| KR1019910011375A KR930003254A (ko) | 1991-07-05 | 1991-07-05 | 반도체 장치의 금속배선 방법 |
| KR1991P7009 | 1991-07-05 | ||
| KR1991P7010 | 1991-07-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04338677A true JPH04338677A (ja) | 1992-11-25 |
| JPH0793420B2 JPH0793420B2 (ja) | 1995-10-09 |
Family
ID=27348735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4035801A Expired - Lifetime JPH0793420B2 (ja) | 1991-04-30 | 1992-01-28 | 半導体装置の金属電極形成方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US5240868A (ja) |
| JP (1) | JPH0793420B2 (ja) |
| DE (1) | DE4143116C2 (ja) |
| FR (1) | FR2676143B1 (ja) |
| GB (1) | GB2255443B (ja) |
| TW (1) | TW237555B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011025548A (ja) * | 2009-07-27 | 2011-02-10 | Kyocera Corp | 配線基板およびその製造方法、ならびに記録ヘッドおよび記録装置 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5289030A (en) | 1991-03-06 | 1994-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with oxide layer |
| US5468987A (en) * | 1991-03-06 | 1995-11-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US6713783B1 (en) | 1991-03-15 | 2004-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Compensating electro-optical device including thin film transistors |
| JP2873632B2 (ja) | 1991-03-15 | 1999-03-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US5485019A (en) * | 1992-02-05 | 1996-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US6624450B1 (en) * | 1992-03-27 | 2003-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| TW223178B (en) * | 1992-03-27 | 1994-05-01 | Semiconductor Energy Res Co Ltd | Semiconductor device and its production method |
| TW232751B (en) * | 1992-10-09 | 1994-10-21 | Semiconductor Energy Res Co Ltd | Semiconductor device and method for forming the same |
| US6624477B1 (en) | 1992-10-09 | 2003-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| KR970004885B1 (ko) * | 1993-05-12 | 1997-04-08 | 삼성전자 주식회사 | 평판표시장치 및 그 제조방법 |
| JPH0730125A (ja) | 1993-07-07 | 1995-01-31 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2951215B2 (ja) * | 1993-09-10 | 1999-09-20 | レイセオン・カンパニー | 位相マスクレーザによる微細なパターンの電子相互接続構造の製造方法 |
| US5731216A (en) * | 1996-03-27 | 1998-03-24 | Image Quest Technologies, Inc. | Method of making an active matrix display incorporating an improved TFT |
| US5888371A (en) * | 1996-04-10 | 1999-03-30 | The Board Of Trustees Of The Leland Stanford Jr. University | Method of fabricating an aperture for a near field scanning optical microscope |
| JPH10163501A (ja) * | 1996-11-29 | 1998-06-19 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型トランジスタ |
| KR100229678B1 (ko) * | 1996-12-06 | 1999-11-15 | 구자홍 | 박막트랜지스터 및 그의 제조방법 |
| US20020008257A1 (en) * | 1998-09-30 | 2002-01-24 | John P. Barnak | Mosfet gate electrodes having performance tuned work functions and methods of making same |
| DE10014985A1 (de) * | 2000-03-25 | 2001-10-04 | Bosch Gmbh Robert | Herstellungsverfahren für ein Dünnschicht-Bauelement, insbesondere ein Dünnschicht-Hochdrucksensorelement |
| JP4581198B2 (ja) * | 2000-08-10 | 2010-11-17 | ソニー株式会社 | 窒化物化合物半導体層の熱処理方法及び半導体素子の製造方法 |
| US7347924B1 (en) * | 2002-12-24 | 2008-03-25 | Ij Research, Inc. | Anodizing of optically transmissive substrate |
| US20060183342A1 (en) * | 2005-02-15 | 2006-08-17 | Eastman Kodak Company | Metal and metal oxide patterned device |
| US7963832B2 (en) * | 2006-02-22 | 2011-06-21 | Cummins Inc. | Engine intake air temperature management system |
| US7655127B2 (en) * | 2006-11-27 | 2010-02-02 | 3M Innovative Properties Company | Method of fabricating thin film transistor |
| US20080121877A1 (en) * | 2006-11-27 | 2008-05-29 | 3M Innovative Properties Company | Thin film transistor with enhanced stability |
| KR101076191B1 (ko) * | 2008-12-05 | 2011-10-21 | 현대자동차주식회사 | 피티씨 로드 조립체 및 이를 이용한 피티씨 히터 |
| WO2010074913A2 (en) * | 2008-12-23 | 2010-07-01 | 3M Innovative Properties Company | Electrical connections for anodized thin film structures |
| US20250191922A1 (en) * | 2023-12-06 | 2025-06-12 | Mikro Mesa Technology Co., Ltd. | Method of forming electrode with multi-dielectric layers |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3862017A (en) * | 1970-02-04 | 1975-01-21 | Hideo Tsunemitsu | Method for producing a thin film passive circuit element |
| US3671819A (en) * | 1971-01-26 | 1972-06-20 | Westinghouse Electric Corp | Metal-insulator structures and method for forming |
| US3909319A (en) * | 1971-02-23 | 1975-09-30 | Shohei Fujiwara | Planar structure semiconductor device and method of making the same |
| JPS557020B2 (ja) * | 1971-11-15 | 1980-02-21 | ||
| US3939047A (en) * | 1971-11-15 | 1976-02-17 | Nippon Electric Co., Ltd. | Method for fabricating electrode structure for a semiconductor device having a shallow junction |
| US3864217A (en) * | 1974-01-21 | 1975-02-04 | Nippon Electric Co | Method of fabricating a semiconductor device |
| US4005452A (en) * | 1974-11-15 | 1977-01-25 | International Telephone And Telegraph Corporation | Method for providing electrical isolating material in selected regions of a semiconductive material and the product produced thereby |
| US3971710A (en) * | 1974-11-29 | 1976-07-27 | Ibm | Anodized articles and process of preparing same |
| DE2539193C3 (de) * | 1975-09-03 | 1979-04-19 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Herstellung eines planeren Leiterbahnsystems für integrierte Halbleiterschaltungen |
| JPS5271980A (en) * | 1975-12-11 | 1977-06-15 | Nec Corp | Formation of metal wiring |
| JPS53107284A (en) * | 1977-03-02 | 1978-09-19 | Hitachi Ltd | Production of semiconductor device |
| US4158613A (en) * | 1978-12-04 | 1979-06-19 | Burroughs Corporation | Method of forming a metal interconnect structure for integrated circuits |
| US4261096A (en) * | 1979-03-30 | 1981-04-14 | Harris Corporation | Process for forming metallic ground grid for integrated circuits |
| JPS58100461A (ja) * | 1981-12-10 | 1983-06-15 | Japan Electronic Ind Dev Assoc<Jeida> | 薄膜トランジスタの製造方法 |
| US4432134A (en) * | 1982-05-10 | 1984-02-21 | Rockwell International Corporation | Process for in-situ formation of niobium-insulator-niobium Josephson tunnel junction devices |
| GB2140203B (en) * | 1983-03-15 | 1987-01-14 | Canon Kk | Thin film transistor with wiring layer continuous with the source and drain |
| US4681666A (en) * | 1986-11-13 | 1987-07-21 | Microelectronics And Computer Technology Corporation | Planarization of a layer of metal and anodic aluminum |
| JPH061314B2 (ja) * | 1987-07-30 | 1994-01-05 | シャープ株式会社 | 薄膜トランジスタアレイ |
| JPH01219721A (ja) * | 1988-02-19 | 1989-09-01 | Internatl Business Mach Corp <Ibm> | 金属絶縁物構造体及び液晶表示装置 |
-
1991
- 1991-12-20 US US07/810,848 patent/US5240868A/en not_active Expired - Fee Related
- 1991-12-20 GB GB9127095A patent/GB2255443B/en not_active Expired - Fee Related
- 1991-12-23 TW TW080110030A patent/TW237555B/zh active
- 1991-12-23 DE DE4143116A patent/DE4143116C2/de not_active Expired - Fee Related
- 1991-12-27 FR FR9116244A patent/FR2676143B1/fr not_active Expired - Fee Related
-
1992
- 1992-01-28 JP JP4035801A patent/JPH0793420B2/ja not_active Expired - Lifetime
-
1993
- 1993-05-21 US US08/065,562 patent/US5306668A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011025548A (ja) * | 2009-07-27 | 2011-02-10 | Kyocera Corp | 配線基板およびその製造方法、ならびに記録ヘッドおよび記録装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2255443B (en) | 1995-09-13 |
| GB9127095D0 (en) | 1992-02-19 |
| TW237555B (ja) | 1995-01-01 |
| FR2676143B1 (fr) | 1994-05-20 |
| DE4143116C2 (de) | 1996-07-18 |
| US5306668A (en) | 1994-04-26 |
| JPH0793420B2 (ja) | 1995-10-09 |
| US5240868A (en) | 1993-08-31 |
| GB2255443A (en) | 1992-11-04 |
| DE4143116A1 (de) | 1992-11-05 |
| FR2676143A1 (fr) | 1992-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0793420B2 (ja) | 半導体装置の金属電極形成方法 | |
| US6235559B1 (en) | Thin film transistor with carbonaceous gate dielectric | |
| JP4169896B2 (ja) | 薄膜トランジスタとその製造方法 | |
| US6339230B1 (en) | Method for manufacturing a liquid crystal display | |
| KR100359795B1 (ko) | 액정표시장치및그제조방법 | |
| KR100853633B1 (ko) | 반사형 액정 디스플레이 장치 | |
| CN100440014C (zh) | 液晶显示器的阵列基板及其制造方法 | |
| KR20020070100A (ko) | 패턴형성방법 및 액정표시장치 제조방법 | |
| KR100765305B1 (ko) | 반도체 디바이스와 패턴 형성 방법 | |
| JPH0580650B2 (ja) | ||
| JPH06194688A (ja) | 薄膜トランジスタマトリクス装置及びその製造方法 | |
| JPS6194366A (ja) | 薄膜トランジスタ | |
| JPH0587029B2 (ja) | ||
| CA1304807C (en) | Metal insulation structure and liquid crystal display device | |
| KR100302999B1 (ko) | 이중게이트를이용한박막트랜지스터 | |
| KR100277184B1 (ko) | 액정 표시 장치의 제조방법 | |
| KR100663288B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| JPH0562996A (ja) | 薄膜トランジスタの製造方法 | |
| US5523187A (en) | Method for the fabrication of liquid crystal display device | |
| KR100223900B1 (ko) | 액정표시장치의 제조방법 | |
| KR960012270B1 (ko) | 투명 도전성기관 제조방법 | |
| KR940006706B1 (ko) | 액정표시 장치의 금속배선 방법과 그를 이용한 박막트랜지스터 | |
| KR970006253B1 (ko) | 액정표시소자의 박막트랜지스터 제조방법 | |
| KR940008565B1 (ko) | 반도체 장치의 금속전극 형성방법 | |
| KR940005446B1 (ko) | 반도체 장치의 금속전극 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960402 |