JPH0273655A - 亀裂防止パターンを有するセラミック半導体パッケージ - Google Patents
亀裂防止パターンを有するセラミック半導体パッケージInfo
- Publication number
- JPH0273655A JPH0273655A JP1183808A JP18380889A JPH0273655A JP H0273655 A JPH0273655 A JP H0273655A JP 1183808 A JP1183808 A JP 1183808A JP 18380889 A JP18380889 A JP 18380889A JP H0273655 A JPH0273655 A JP H0273655A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ceramic
- ceramic material
- metal
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W42/00—Arrangements for protection of devices
- H10W42/121—Arrangements for protection of devices protecting against mechanical damage
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Led Device Packages (AREA)
- Wire Bonding (AREA)
Abstract
め要約のデータは記録されません。
Description
詳しくは、亀裂を防止する金属パターンをパッケージに
意図的に施したセラミック半導体パッケージに関する。
おいて、高品質な半導体素子のパッケージか複合セラミ
ック材料で構成される可能性かめることは周知でおる。
・チップ・キャリア、デュアル・インライン・サイド・
ブレイズド・パッケージ等のような大ぎなパッケージに
てれを使用した場合、特に有益でおる。これらのセラミ
ック・パッケージは、セラミック材料の単一の層または
相互に接着されているセラミック材料の複数の層から構
成することが可能である。−設面に、セラミック層は、
相互接続用金属線をその上に形成することが可能な所定
の方法で作られる。通常タングステン合金およびその他
の同様な材料が相互接続線を形成するのに使用される。
線を設けたものや互いに接着された複数のセラミック層
から成るものが、技術上周知である。
は仝休に均一ではない。材料中の多孔度と結晶粒界は、
セラミック全体に微小な亀裂の形成を促す。微小な亀裂
は、セラミック中で伝播し相互接続線や経路等に使う金
属と遭遇するまで伝播する。非常に多くの複合セラミッ
ク半導体パッケージで微小な亀裂か発生する可能性があ
り、それが比較的歩留りを低く素子の寿命を短くする原
因となる。したがって、複合セラミック半導体パッケー
ジにおいて、微小な亀裂を全体に減少させるかまたは制
限することが強く望まれる。
質的に強度のあるセラミック半導体パッケージを提供す
ることである。
裂が生じたり伝播しにくいセラミック半導体パッケージ
を提供することである。
護を従来より必要としないセラミック半導体パッケージ
を提供することである。
導体パッケージを提供づることである。
ク半導体パッケージを提供することである。
でパッケージの熱伝導率が高いセラミック半導体パッケ
ージを提供することでおる。
材料のいずれかの層の面に複数の亀裂防止金属パターン
を設けた本発明の実施例によって実現される。複数の亀
裂防止金属パターンは、複数の相互接続金属線と同時に
形成される。複数の相互接続金属線および複数の亀裂防
止金属パターンは、技術上周知のスクリーン印刷法で形
成される。
体パッケージの幾つかの層の平面図を示す。第1A図は
、第1面12を有するセラミック材料10の第1層を示
す。半導体パッケージを構成する層に使用するセラミッ
ク材料は、技術上周知の複合材料のうちの一つを使用す
ることが可能である。
互接続用金属線14が配列されている。相互接続用金属
線14は、第1面12に金属をスクリーン印刷すること
で、セラミック材料10の第1層上に形成される。この
方法は、技術上周知のものであり、口の種のパッケージ
では、通常相互接続用金属線14はタングステン合金が
用いられる。
グ用の窓16を有し、これを介してチップは、第1面1
2上に設けられたポンディング・パッドにワイヤー・ボ
ンディングすることが可能である。
第2層を示す。セラミック材料18の第2層は、セラミ
ック材料10の第1層と同じ材料である。複数の相互接
続用金属線22は、セラミック材料18の第2層の第1
而20上に、上述した方法で形成される。さらに、相互
接続用金属線22は、ダイ・ボンディング用パッド24
を有し、最後にその上にチップかボンディングされる。
ラミック層を相互に接着する場合にダイ・ホンディング
・パッド24と位置合わせされる。
第3層を示す。再び、セラミック材料26の第3層は、
セラミック材料10の第1層およびセラミック材料18
の第2層と同じ材料である。第1面28は、上述の方法
で形成された相互接続用金属線30を有する。セラミッ
ク材料26の第3層はざらに孔または経路32を有し、
この経路32が金属で充満されている場合、これは種々
のセラミック層上に設けられた金属間を電気的に接続す
るために使用される。
層34の大きく拡大した断面図を示す。
ック層36を含む。セラミック層36の第1而38上に
配列されているのは、金属層42であり相互接続用金属
線を構成する。経路44は、セラミック層36を通って
金属層42がら伸びている状態を示す。本実施例では、
経路44は、金属のみでできている。経路44は、金属
層42の相互接続用金属線を他のセラミック半導体パッ
ケージの層上の相互接続用金属線まで延長され、それに
よって異なる層の相互接続用金属線を選択的に接続させ
ることができる。複数の層によって構成される代表的な
セラミック半導体パッケージは、多くの経路44を有す
る。ざらに、当業者は、すべてのセラミック半導体パッ
ケージが経路44を有するわけではないことを理解しな
くてはならない。それぞれのセラミック層は、パッケー
ジの外側に治って金属のパターンを用いることで相互接
続されることも可能である。
を参照して、セラミック材料10の第1面、セラミック
18の第2而、およびセラミック材料26の第3rnは
、所定の関係となるよう配置され、複数の層から構成さ
れるセラミック半導体パッケージを形成するため技術上
周知の方法で相互に接着される。本実施例では、相互接
続用金属線14が相な接続用金属線22と電気的に接続
され、この相互接続用金属線22は、第2図に示すよう
な経路によって、相互接続用金属部30に接続されるこ
とが可能である。複数の層から構成されるセラミック半
導体パッケージには、その他の層も含まれる可能性があ
ることが1!!!解されなくてはならない。複数の層か
ら構成されるセラミック半導体パッケージをここで示し
解説したが、さらに当業者は、その上に相互接続用金属
線を形成したセラミック材料の単一層で構成されるセラ
ミック半導体パッケージが使用される可能性もあること
を理解しなくてはならない。
を有する。金属のピン(図示せず)が通常使用される。
技術上よく知られた方法でパッケージに取り付けられる
。
層の角部を大きく拡大した平面図が示されている。前述
したように、ここで示すセラミック層36のような半導
体パッケージの層は、複合材料で構成される。したがっ
て、セラミック層36は、全体に均一の密度ではない。
る。
。微小な亀裂46は、金属に達するまで伝播しようとし
、この金属は・微小な亀裂46に対する障壁として働く
。微小な亀裂46は、セラミック半導体パッケージの歩
留りを低下させると共にこのパッケージを使用する素子
の寿命を短縮する。
その上に亀裂防止金属パターン48を有づるセラミック
半導体パッケージの層36の角部を大きく拡大した平面
図を示しである。これらの図は、亀裂防止金属パターン
48の異なる配列を図示している。微小な亀裂46の伝
播は、金属によって抑制されるので、亀裂防止金属パタ
ーン48をセラミック層36の角部に設けることによっ
て微小な亀裂46に対する障壁として機能プることか発
見された。基本的に、亀裂防止金属パターン48は、微
小な亀裂46がセラミック層上に設けられた本物の金属
回路に到達する前にその伝播を防止する。本実施例では
、亀裂防止金属パターン48は、セラミック層36上に
設けられた相互接続用金属線に電気的または物理的に接
続しないが、これはこのような接続を行うことも可能で
必る。
した場合と同じ方法と同じ金属(通常タングステン合金
)を用いて形成される。したがって、亀裂防止金属パタ
ーン48を形成するためにそれ以上の処理を行う必要か
ない。本実施例では、亀裂防止金属パターン48は、セ
ラミック層36の1つの而にのみ示されているが、亀裂
防止金属パターン48は、両方の面にも形成することが
可能である。亀裂防止金属パターン48は、多層セラミ
ック半導体パッケージの1層以上のセラミック層上に形
成することも可能であることを理解しなくてはならない
。また、亀裂防止金属パターンは、図示以外の配列を有
することもできる。例として、線による配列の代わりに
1つの幅の広いパターンを設けてもよい。
裂防止金属パターン48はセラミック半導体パッケージ
全体の熱伝導率を改善する。何故ならば、金属を追加す
ることによってパッケージ中の熱の伝達が改善され、こ
れによってパッケージへの熱の影響が低減される。また
、これらのパッケージの角部は、亀裂防止金属パターン
48によって強度が増すので、パッケージは破損し難く
輸送に対する機械的な保護もより少なくてすむ。
ク半導体パッケージの幾つかの層の平面図を示す。 第2図は、従来のセラミック半導体パッケージの層の一
部を特に拡大した断面図を示す。 第3図は、従来のセラミック半導体パッケージの層の角
部を特に拡大した平面図を示す。 第4A図、第4B図、および第4C図は、本発明に従い
、セラミック半導体パッケージの層がその上に複数の亀
裂防止金属パターンを有する状態を特に拡大した平面図
を示す。 (主要符号の説明) 10・・・セラミック材料の第1層、12・・・セラミ
ック材料10の第1面、14・・・相互接続用金属線、
16・・・ダイ・ホンディング用窓、18・・・セラミ
ック材料の第2層、 20・・・セラミック材料18の第1面、22・・・相
互接続用金属線、24・・・チップのホンディング・パ
ッド、26・・・セラミック材料の第3層、28・・・
セラミック材料26の第1面、30・・・相互接続用金
属線、32・・・経路、34・・・セラミック半導体パ
ッケージの層、36・・・セラミック層、38・・・セ
ラミック層36の第1面、40・・・セラミック層36
の第2面、42・・・相互接続用金属線を構成する金属
層、44・・・経路、46・・・微小な亀裂、48・・
・亀裂防止金属パターン
Claims (3)
- (1)第1面および第2面を有するセラミック材料の層
; 前記セラミック材料の層の前記第1面上に設けられた複
数の相互接続用金属線;および 前記セラミック材料の層の前記第1面上に設けられた複
数の亀裂防止金属パターンであつて、前記セラミック材
料における亀裂の障壁として機能する複数の亀裂防止金
属パターン; から成るセラミック半導体パッケージ。 - (2)複数層のセラミック材料であつて、各層が第1面
および第2面を有し、各層が相互に接着されている複数
層のセラミック材料; 前記セラミック材料の1層以上の前記第1面上に設けら
れた複数の相互接続用金属線であつて、前記セラミック
材料の種々の層上に設けられた当該相互接続用金属線が
、前記セラミック材料の層内に設けられた経路によつて
、前記セラミック材料の種々の他の層上に設けられた他
の前記相互接続用金属線と電気的に接続される、複数の
相互接続用金属線;および 前記セラミック材料の1層以上の前記第1面上に設けら
れた複数の亀裂防止金属パターン;から成るセラミック
半導体パッケージ。 - (3)複数層のセラミック材料を設ける段階であって、
前記セラミック材料の各層が第1面および第2面を有す
る段階; 前記セラミック材料の層の内少なくとも1層の前記第1
面上に、相互接続用金属線および亀裂防止金属パターン
をスクリーン印刷する段階;および 前記相互接続用金属線および亀裂防止金属パターンを含
む、前記セラミック材料の複数の層を所定の方法で相互
に接着する段階; から成るセラミック半導体パッケージの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US220,292 | 1988-07-18 | ||
| US07/220,292 US4922326A (en) | 1988-07-18 | 1988-07-18 | Ceramic semiconductor package having crack arrestor patterns |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0273655A true JPH0273655A (ja) | 1990-03-13 |
| JP2671512B2 JP2671512B2 (ja) | 1997-10-29 |
Family
ID=22822955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1183808A Expired - Lifetime JP2671512B2 (ja) | 1988-07-18 | 1989-07-18 | 亀裂防止パターンを有するセラミック半導体パッケージ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4922326A (ja) |
| EP (1) | EP0351602B1 (ja) |
| JP (1) | JP2671512B2 (ja) |
| KR (1) | KR0127135B1 (ja) |
| DE (1) | DE68915485T2 (ja) |
| MY (1) | MY104091A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008085360A (ja) * | 2002-08-13 | 2008-04-10 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2776457B2 (ja) * | 1992-12-29 | 1998-07-16 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 半導体デバイスのクラックストップ形成方法及び半導体デバイス |
| DE4319944C2 (de) * | 1993-06-03 | 1998-07-23 | Schulz Harder Juergen | Mehrfach-Substrat sowie Verfahren zu seiner Herstellung |
| US5420455A (en) * | 1994-03-31 | 1995-05-30 | International Business Machines Corp. | Array fuse damage protection devices and fabrication method |
| US7960814B2 (en) | 2007-08-08 | 2011-06-14 | Freescale Semiconductor, Inc. | Stress relief of a semiconductor device |
| US9190318B2 (en) | 2013-10-22 | 2015-11-17 | Globalfoundries Inc. | Method of forming an integrated crackstop |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5651846A (en) * | 1979-10-04 | 1981-05-09 | Fujitsu Ltd | Ic package |
| US4417392A (en) * | 1980-05-15 | 1983-11-29 | Cts Corporation | Process of making multi-layer ceramic package |
-
1988
- 1988-07-18 US US07/220,292 patent/US4922326A/en not_active Expired - Lifetime
-
1989
- 1989-06-29 EP EP89111822A patent/EP0351602B1/en not_active Expired - Lifetime
- 1989-06-29 DE DE68915485T patent/DE68915485T2/de not_active Expired - Lifetime
- 1989-07-06 MY MYPI89000922A patent/MY104091A/en unknown
- 1989-07-14 KR KR89010021A patent/KR0127135B1/ko not_active Expired - Lifetime
- 1989-07-18 JP JP1183808A patent/JP2671512B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008085360A (ja) * | 2002-08-13 | 2008-04-10 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0351602B1 (en) | 1994-05-25 |
| EP0351602A3 (en) | 1991-04-03 |
| DE68915485D1 (de) | 1994-06-30 |
| MY104091A (en) | 1993-11-30 |
| KR0127135B1 (en) | 1997-12-29 |
| EP0351602A2 (en) | 1990-01-24 |
| DE68915485T2 (de) | 1994-12-08 |
| US4922326A (en) | 1990-05-01 |
| JP2671512B2 (ja) | 1997-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5331514A (en) | Integrated-circuit package | |
| JP4412439B2 (ja) | メモリモジュール及びその製造方法 | |
| DE69031350T2 (de) | Mehrschichtpackung mit einer vertieften höhlung für einen halbleiter-chip | |
| US5097318A (en) | Semiconductor package and computer using it | |
| US4407007A (en) | Process and structure for minimizing delamination in the fabrication of multi-layer ceramic substrate | |
| US4754371A (en) | Large scale integrated circuit package | |
| CN101110401B (zh) | 半导体装置及半导体封装结构 | |
| JPS61502294A (ja) | 高密度icモジュ−ルアセンブリ | |
| US4992628A (en) | Ceramic-glass integrated circuit package with ground plane | |
| US5755903A (en) | Method of making a multilayer ceramic substrate having reduced stress | |
| US5258575A (en) | Ceramic glass integrated circuit package with integral ground and power planes | |
| US5463255A (en) | Semiconductor integrated circuit device having an electrode pad including an extended wire bonding portion | |
| JP3167141B2 (ja) | 集積回路用パッケージ | |
| JPH0273655A (ja) | 亀裂防止パターンを有するセラミック半導体パッケージ | |
| US20180061751A1 (en) | Electronic component mounting substrate, electronic device, and electronic module | |
| US5134246A (en) | Ceramic-glass integrated circuit package with integral ground and power planes | |
| US4976814A (en) | Method of making a ceramic semiconductor package having crack arrestor patterns | |
| KR19990052264A (ko) | 다층 패드를 구비한 반도체 소자 및 그 제조방법 | |
| CN115274567A (zh) | 陶瓷外壳及陶瓷外壳制备方法 | |
| JP4686907B2 (ja) | セラミック基板の製造方法 | |
| JP3508905B2 (ja) | 配線基板とその製造方法 | |
| JPS6159860A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0831490B2 (ja) | ガラス封止型セラミックパッケージ | |
| JPH08169776A (ja) | セラミックス多層基板 | |
| JPS58158951A (ja) | 半導体パッケージの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070711 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 13 |