JPH027448A - サンドイッチ型酸化シリコン及び窒化シリコン層を有するプログラマブルボンディングパッド - Google Patents
サンドイッチ型酸化シリコン及び窒化シリコン層を有するプログラマブルボンディングパッドInfo
- Publication number
- JPH027448A JPH027448A JP1031240A JP3124089A JPH027448A JP H027448 A JPH027448 A JP H027448A JP 1031240 A JP1031240 A JP 1031240A JP 3124089 A JP3124089 A JP 3124089A JP H027448 A JPH027448 A JP H027448A
- Authority
- JP
- Japan
- Prior art keywords
- region
- doped
- bonding pad
- metal
- doped region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/49—Adaptable interconnections, e.g. fuses or antifuses
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/019—Manufacture or treatment of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/29—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/923—Bond pads having multiple stacked layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
Landscapes
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
投催分災
本発明は半導体チップ用のボンディングパッドに関する
ものである。
ものである。
又釆皮権
半導体チップはボンディングパッドを持っており、それ
らは比較的大きなメタリゼーション区域であり、集積回
路パッケージのピンの１つへワイヤ接続を半田付けする
為の組立機の為にコンタクト区域を与える。このポイン
ディングパッドの広い金属区域は、集積回路の小さな金
属接続部へ結合される。集積回路の設計及び製造におけ
るセミカスタム方法では、デバイス即ち装置又は部品相
互接続部の最終的処理ステップを除いて完成した回路を
持った予め製造した半導体ウェハを使用する。単に適宜
の金属相互接続を設計することにより特定の顧客の需要
に対して、既に設計され且つ製造されているスタンダー
ドなウェハを適合させることによって経費節約が実現さ
れる。従って、各顧客に対して、該顧客が必要とする回
路形態を形成する為に所要の能動及び受動半導体構成要
素を接続させるメタルマスク乃至は金属マスクを設計す
る。この設計及び製造方法は、各顧客に対して全ウェハ
を独立的に設計することが必要である場合よりもより少
ない時間及びより低廉なコストでセミカスタム回路を開
発することを可能とする。
らは比較的大きなメタリゼーション区域であり、集積回
路パッケージのピンの１つへワイヤ接続を半田付けする
為の組立機の為にコンタクト区域を与える。このポイン
ディングパッドの広い金属区域は、集積回路の小さな金
属接続部へ結合される。集積回路の設計及び製造におけ
るセミカスタム方法では、デバイス即ち装置又は部品相
互接続部の最終的処理ステップを除いて完成した回路を
持った予め製造した半導体ウェハを使用する。単に適宜
の金属相互接続を設計することにより特定の顧客の需要
に対して、既に設計され且つ製造されているスタンダー
ドなウェハを適合させることによって経費節約が実現さ
れる。従って、各顧客に対して、該顧客が必要とする回
路形態を形成する為に所要の能動及び受動半導体構成要
素を接続させるメタルマスク乃至は金属マスクを設計す
る。この設計及び製造方法は、各顧客に対して全ウェハ
を独立的に設計することが必要である場合よりもより少
ない時間及びより低廉なコストでセミカスタム回路を開
発することを可能とする。
セミカスタム設計における１つの問題は、特定の顧客の
回路に対して接続パターンを形成する為に必要とされる
ボンディングパッドの数が顧客毎に変化することである
。従って、スタンダード即ち標準のチップ設計は、どの
ような顧客によっても所要とされることが予想される最
大数を受け入れることが十分なボンディングパッドを有
するものとする。この結果、多数のボンディングパッド
が存在しそれは多数の顧客に対しては空間を無駄にする
こととなる。ボンディングパッドは、典型的に、Ｐドー
プ基板の上のＮドープエピタキシャル層であるセル区域
である。この構成においては、本質的に、クランプダイ
オード又は容量が発生する。クランプダイオードの場合
、該ダイオードのＮ部分はエピタキシャル領域であり且
つ該ダイオードのＰ部分が基板である。接合コンデンサ
が、基板とエピタキシャル領域との接合部に形成される
。従って、成る回路設計において、この本質的な容量又
はクランプダイオードの利点を有効に利用することが可
能な場合があるかも知れない。
回路に対して接続パターンを形成する為に必要とされる
ボンディングパッドの数が顧客毎に変化することである
。従って、スタンダード即ち標準のチップ設計は、どの
ような顧客によっても所要とされることが予想される最
大数を受け入れることが十分なボンディングパッドを有
するものとする。この結果、多数のボンディングパッド
が存在しそれは多数の顧客に対しては空間を無駄にする
こととなる。ボンディングパッドは、典型的に、Ｐドー
プ基板の上のＮドープエピタキシャル層であるセル区域
である。この構成においては、本質的に、クランプダイ
オード又は容量が発生する。クランプダイオードの場合
、該ダイオードのＮ部分はエピタキシャル領域であり且
つ該ダイオードのＰ部分が基板である。接合コンデンサ
が、基板とエピタキシャル領域との接合部に形成される
。従って、成る回路設計において、この本質的な容量又
はクランプダイオードの利点を有効に利用することが可
能な場合があるかも知れない。
１−血
本発明は、以上の点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消し、ボンディングパッド
を形成することに加えて受動乃至は能動装置を形成する
為にメタリゼーションステップにおいて接続させること
の可能なボンディングパッド栂成体及びその製造方法を
提供することを目的とする。
した如き従来技術の欠点を解消し、ボンディングパッド
を形成することに加えて受動乃至は能動装置を形成する
為にメタリゼーションステップにおいて接続させること
の可能なボンディングパッド栂成体及びその製造方法を
提供することを目的とする。
構成
半導体チップの周辺部におけるボンディングパッドの区
域内のエピタキシャル層内にＰドープ領域を形成する。
域内のエピタキシャル層内にＰドープ領域を形成する。
このＰドープ領域は、それとエピタキシャル層との間に
接合容量を形成することを許容する。更に、Ｐドープ領
域上に酸化物層を付加することにより、金属ボンディン
グパッドと誘電体として酸化物を使用してＰドープ領域
との間に酸化物コンデンサを形成することが可能である
。
接合容量を形成することを許容する。更に、Ｐドープ領
域上に酸化物層を付加することにより、金属ボンディン
グパッドと誘電体として酸化物を使用してＰドープ領域
との間に酸化物コンデンサを形成することが可能である
。
この酸化物層は、即ち二酸化シリコンと窒化シリコンの
２つの層の特別のサンドインチの構成を有している。該
サンドチッチされた層は、ボンディングパッド下側の部
品（構成要素）を保護する。
２つの層の特別のサンドインチの構成を有している。該
サンドチッチされた層は、ボンディングパッド下側の部
品（構成要素）を保護する。
該Ｐドープ領域は、また、両端部へ金属接続部を設ける
ことにより抵抗として使用することも可能である。最後
に、Ｐドープ領域と、エピタキシャル層と、Ｐドープ基
板との間に垂直ＰＮＰｈランジスタを形成することが可
能である。
ことにより抵抗として使用することも可能である。最後
に、Ｐドープ領域と、エピタキシャル層と、Ｐドープ基
板との間に垂直ＰＮＰｈランジスタを形成することが可
能である。
好適実施例において、Ｐドープ領域内にＮドープ領域を
設け、且つ該Ｐドープ領域の外側に別のＮドープ領域を
設けて、ＮＰＮトランジスタを形成することが可能であ
る。外側のＮドープ領域は、好適には、埋込Ｎ土層へ結
合するＮ十領域である。
設け、且つ該Ｐドープ領域の外側に別のＮドープ領域を
設けて、ＮＰＮトランジスタを形成することが可能であ
る。外側のＮドープ領域は、好適には、埋込Ｎ土層へ結
合するＮ十領域である。
ＮＰＮトランジスタとして使用されない場合、この埋込
Ｎ土層は、該表面上のメタル接続を迂回する経路決定を
許容する為のクロスアンダ−（下側交差経路）を提供す
ることが可能である。
Ｎ土層は、該表面上のメタル接続を迂回する経路決定を
許容する為のクロスアンダ−（下側交差経路）を提供す
ることが可能である。
本発明は、ボンディングパッドセル、１つ又は複数個の
エミッタを具備するＮＰＮトランジスタ。
エミッタを具備するＮＰＮトランジスタ。
垂直ＰＮＰトランジスタ、酸化物又は接合コンデンサ又
はその両方、２個のマツチした低い値の抵抗、及びクロ
スアンダ−接続のいずれかをボンディングパッドセル内
に形成することを許容する。
はその両方、２個のマツチした低い値の抵抗、及びクロ
スアンダ−接続のいずれかをボンディングパッドセル内
に形成することを許容する。
多くの適用例において、これら部品の幾つかを同じに使
用することが可能であり１例えば、ボンディングパッド
をＮＰＮトランジスタのコレクタへ接続することが可能
であり、且つ接合コンデンサを該トランジスタのコレク
タとベースとの間に形成することが可能である。別の可
能な適用例としては、ボンディングパッドをそのベース
又はそのエミッタへ接続させたＰＮＰ垂直トランジスタ
を形成することである。
用することが可能であり１例えば、ボンディングパッド
をＮＰＮトランジスタのコレクタへ接続することが可能
であり、且つ接合コンデンサを該トランジスタのコレク
タとベースとの間に形成することが可能である。別の可
能な適用例としては、ボンディングパッドをそのベース
又はそのエミッタへ接続させたＰＮＰ垂直トランジスタ
を形成することである。
好適実施例において、正方形形状のＰドープ領域をエピ
タキシャル層内に形成する。このＰドープ領域の中央部
分は一層高度にＰ＋にドープされている。一連の５個の
Ｎドープ領域が軽度にＰド−プされた区域の一端部に沿
って形成される。これと並列して、隣接するエピタキシ
ャル領域内に。
タキシャル層内に形成する。このＰドープ領域の中央部
分は一層高度にＰ＋にドープされている。一連の５個の
Ｎドープ領域が軽度にＰド−プされた区域の一端部に沿
って形成される。これと並列して、隣接するエピタキシ
ャル領域内に。
３個のＮ十拡散領域が形成され、それらは５個のＮドー
プ領域下側に延在するＮ十埋込層へ結合する。
プ領域下側に延在するＮ十埋込層へ結合する。
夫］１種
以下、添付の図面を参考に１本発明の具体的実施の態様
に付いて詳細に説明する。
に付いて詳細に説明する。
第１図は、従来のボンディングパッドセル１０を示して
おり、それは第１Ａ図に断面で示しである。セル１０は
、エピタキシャル領域１６を介してＰドープ基板１４へ
該セルの表面を接続させるＰドープ分離境界１２で境界
が画定されている。
おり、それは第１Ａ図に断面で示しである。セル１０は
、エピタキシャル領域１６を介してＰドープ基板１４へ
該セルの表面を接続させるＰドープ分離境界１２で境界
が画定されている。
メタル即ち金属層１８が、酸化物層２０の上にボンディ
ングパッドを形成している。この構成においては、Ｎド
ープエピタキシャル領域１６とＰドープ基板１４との間
に本質的なりランプダイオードが形成され且つこれら領
域の間に接合容量が形成される。
ングパッドを形成している。この構成においては、Ｎド
ープエピタキシャル領域１６とＰドープ基板１４との間
に本質的なりランプダイオードが形成され且つこれら領
域の間に接合容量が形成される。
第２図及び第２Ａ図は、本発明の第１実施例を示してい
る。ボンディングパッドセル２２は、Ｐドープ分離領域
２４によって境界が画定されており、それはＮドープエ
ピタキシャル領域２８を介して該表面をＰドープ基板２
６へ接続させる。金属ボンディングパッド３０は酸化物
層３２内の開口内に配置させる。金属層３０の下側にＰ
ドープ領域３４が存在する。二酸化シリコン層３６及び
窒化シリコン（Ｓｉ３Ｎ４）層３７の薄いサンドインチ
層は、ボンディングパッド３０をＰドープ領域３４から
分離させる。更に、一対のＮ十領域３８．４０はエピタ
キシャル層２８への接続を与える。
る。ボンディングパッドセル２２は、Ｐドープ分離領域
２４によって境界が画定されており、それはＮドープエ
ピタキシャル領域２８を介して該表面をＰドープ基板２
６へ接続させる。金属ボンディングパッド３０は酸化物
層３２内の開口内に配置させる。金属層３０の下側にＰ
ドープ領域３４が存在する。二酸化シリコン層３６及び
窒化シリコン（Ｓｉ３Ｎ４）層３７の薄いサンドインチ
層は、ボンディングパッド３０をＰドープ領域３４から
分離させる。更に、一対のＮ十領域３８．４０はエピタ
キシャル層２８への接続を与える。
第２図の構成は、Ｐドープ領域３４とＮドープエピタキ
シャル領域２８との間に接合容量を形成する為に使用す
ることが可能である。これは、薄い酸化物層３６．３７
の少なくとも一部を省略することにより又は酸化物層３
２における開口４２゜４４を介してＰドープ領域３４へ
直接的に金属接続を設けることによって実施することが
可能である。エピタキシャル領域２８への接続は、Ｎ十
領域３８及び４０の一方又は両方によって与えられる。
シャル領域２８との間に接合容量を形成する為に使用す
ることが可能である。これは、薄い酸化物層３６．３７
の少なくとも一部を省略することにより又は酸化物層３
２における開口４２゜４４を介してＰドープ領域３４へ
直接的に金属接続を設けることによって実施することが
可能である。エピタキシャル領域２８への接続は、Ｎ十
領域３８及び４０の一方又は両方によって与えられる。
一方、酸化物コンデンサはＰドープ領域３４と金属３０
との間に形成される。Ｐドープ領域３４への接続は、位
置４２及び４４において酸化物層３２における開口を介
して与えられる。
との間に形成される。Ｐドープ領域３４への接続は、位
置４２及び４４において酸化物層３２における開口を介
して与えられる。
セル２２は、Ｐドープ領域３４を抵抗として使用し位置
４２及び４４への金属接続を与えることによって、抵抗
として使用することが可能である。
４２及び４４への金属接続を与えることによって、抵抗
として使用することが可能である。
一方、Ｎ十領域３８及び４０に対して金属接続を設けて
、エピタキシャル領域２８を介して低抵抗のクロスアン
ダ−（下側交差経路）を与えることが可能である。
、エピタキシャル領域２８を介して低抵抗のクロスアン
ダ−（下側交差経路）を与えることが可能である。
本発明の目的は、単なるボンディングパッドの機械的支
持体としてではなく、能動及び受動部品としてボンディ
ングパッド下側のシリコン区域を使用することである。
持体としてではなく、能動及び受動部品としてボンディ
ングパッド下側のシリコン区域を使用することである。
この様に、本発明によれば、シリコンの利用は著しく改
善され且つより多くの部品を与えられた区域のダイ内に
配置させることが可能である。
善され且つより多くの部品を与えられた区域のダイ内に
配置させることが可能である。
この為に、ボンディングパッド下側の酸化物を破壊する
ことを許容すべきでない。そうでないと。
ことを許容すべきでない。そうでないと。
ボンディングパッド下側の部品が破壊されるか又は性能
上著しい影響を蒙ることがある。この保護を得る為に、
二酸化シリコン及び窒化シリコンの２つの層の特別のサ
ンドインチ構成体を保護として使用する。窒化シリコン
は、二酸化シリコンよりも一層圧力に対して機械的耐久
性を有している。
上著しい影響を蒙ることがある。この保護を得る為に、
二酸化シリコン及び窒化シリコンの２つの層の特別のサ
ンドインチ構成体を保護として使用する。窒化シリコン
は、二酸化シリコンよりも一層圧力に対して機械的耐久
性を有している。
ボンディングパッド下側の酸化物は２つの機能の為に使
用される。即ち、受動及び能動部品として及びコンデン
サ用の誘電体物質として使用されるべき下側に存在する
領域の保護である。
用される。即ち、受動及び能動部品として及びコンデン
サ用の誘電体物質として使用されるべき下側に存在する
領域の保護である。
該窒化シリコンは以前に使用されていた従来の二酸化シ
リコンよりも一層高い誘電定数を持っており、従って同
一の厚さの場合により高い容量を与える。（より高い値
の容量は、本発明によって達成される機能の１つである
。）従って、固定した容量値の場合、該窒化物は一層厚
い暎を使用することを許容し、従って一層高い機械的強
度を与える。該二酸化シリコンは、良好な接着性を与え
且つ該シリコンと該窒化シリコンとの間の干渉の問題を
回避する為の第１層として使用される。
リコンよりも一層高い誘電定数を持っており、従って同
一の厚さの場合により高い容量を与える。（より高い値
の容量は、本発明によって達成される機能の１つである
。）従って、固定した容量値の場合、該窒化物は一層厚
い暎を使用することを許容し、従って一層高い機械的強
度を与える。該二酸化シリコンは、良好な接着性を与え
且つ該シリコンと該窒化シリコンとの間の干渉の問題を
回避する為の第１層として使用される。
好適には、二酸化シリコン層及び窒化シリコン層の各々
は約１，０００人の厚さである。
は約１，０００人の厚さである。
第２図のセルから形成することが可能な回路の幾つかを
第２Ｂ図乃至第２Ｅ図に示しである。第２Ｂ図は、並列
した接合及び酸化物容量を示している。第２Ｃ図は、接
合容量によって第２コンタクトへ結合されている第１コ
ンタクトへ酸化物容量によって結合されているボンディ
ングパッドを示している。第２Ｄ図は、Ｎ十領域３８及
び４０の間に低抵抗クロスアンダ−を形成することを示
している。寄生容量及びダイオードを想像線で示しであ
る。第２Ｅ図は、２個の抵抗を形成する場合を示してあ
り、第１抵抗は第２Ｄ図の低抵抗クロスアンダ−であり
、且つ第２抵抗はコンタクト４２及び４４とボンディン
グパッド３０との間に形成され、酸化物層３６は省略し
である。この構成において、パッド３０は、好適には、
対向端部コンタクト４２．４４においてＰドープ領域３
４にコンタクトするのみである。寄生容量及び寄生ダイ
オードを想像線で示しである。
第２Ｂ図乃至第２Ｅ図に示しである。第２Ｂ図は、並列
した接合及び酸化物容量を示している。第２Ｃ図は、接
合容量によって第２コンタクトへ結合されている第１コ
ンタクトへ酸化物容量によって結合されているボンディ
ングパッドを示している。第２Ｄ図は、Ｎ十領域３８及
び４０の間に低抵抗クロスアンダ−を形成することを示
している。寄生容量及びダイオードを想像線で示しであ
る。第２Ｅ図は、２個の抵抗を形成する場合を示してあ
り、第１抵抗は第２Ｄ図の低抵抗クロスアンダ−であり
、且つ第２抵抗はコンタクト４２及び４４とボンディン
グパッド３０との間に形成され、酸化物層３６は省略し
である。この構成において、パッド３０は、好適には、
対向端部コンタクト４２．４４においてＰドープ領域３
４にコンタクトするのみである。寄生容量及び寄生ダイ
オードを想像線で示しである。
第３図乃至第３Ｂ図は１本発明の第２実施例を示してい
る。ボンディングパッドセル５０は、Ｐドープ分離領域
５２によって囲繞されており且つエピタキシャル層５６
内に中央Ｐドープ領域５４を持っている。第２Ｐドープ
領域５８は、Ｐドープ領域５４を囲繞する。Ｎドープ領
域６０は、該セルの第１側部に沿ってＰドープ領域５８
内に位置されている。、付加的なＮドープ領域６２，６
４が埋込Ｎ土層６６へ結合されている。
る。ボンディングパッドセル５０は、Ｐドープ分離領域
５２によって囲繞されており且つエピタキシャル層５６
内に中央Ｐドープ領域５４を持っている。第２Ｐドープ
領域５８は、Ｐドープ領域５４を囲繞する。Ｎドープ領
域６０は、該セルの第１側部に沿ってＰドープ領域５８
内に位置されている。、付加的なＮドープ領域６２，６
４が埋込Ｎ土層６６へ結合されている。
第３Ｃ図に示した接続を形成することによって第３図の
構成体からＰＮＰトランジスタを形成することが可能で
あり、且つ第３Ｄ図に示した接続を形成することによっ
てＮＰＮトランジスタを形成することが可能である。
構成体からＰＮＰトランジスタを形成することが可能で
あり、且つ第３Ｄ図に示した接続を形成することによっ
てＮＰＮトランジスタを形成することが可能である。
更に、第２図に示した如き態様で酸化物又は接合容量を
形成することが可能であり、コンタクト領域７０は酸化
物層７２を介してＰドープ領域５４への接続を与える。
形成することが可能であり、コンタクト領域７０は酸化
物層７２を介してＰドープ領域５４への接続を与える。
薄い二酸化シリコン層７４及び窒化シリコン層７５をＰ
ドープ領域５４上に付着形成することが可能であり、且
つ金属層７６を薄い層７４．７５上に付与して金属７６
とＰドープ領域５４との間に酸化物容量を形成すること
が可能である。一方、又は付加的に、金属層７６を、層
７４，７５を存在又は除去した状態のいずれかで、ボン
ディングパッドとして使用することが可能である。
ドープ領域５４上に付着形成することが可能であり、且
つ金属層７６を薄い層７４．７５上に付与して金属７６
とＰドープ領域５４との間に酸化物容量を形成すること
が可能である。一方、又は付加的に、金属層７６を、層
７４，７５を存在又は除去した状態のいずれかで、ボン
ディングパッドとして使用することが可能である。
第４図は、本発明の別の実施例に従ってのボンディング
パッドセル８０の概略平面図である。第４Ａ図は、第４
図の４Ａ−４Ａ線に沿っての断面である。該セルは、エ
ピタキシャル島状部８６を形成するＰドープ基板８４へ
結合するＰドープ分離領域８２によって境界が画定され
ている。軽度にドープしたＰドープ領域８８が設けられ
且つ内部の一層高度にドープしたＰ十領域９０を持って
いる。一連の５個のＮドープ領域９２が、Ｐドープ領域
８８の一旦の周辺部に沿って位置されている。３個のＮ
＋ドープ領域９４が、埋込Ｎ土層９６への接続を与えて
いる。金属層９８は、薄い二酸化シリコン層１００上に
形成されており且つ窒化シリコン層１０１がＰドープ領
域８８上に形成されている。
パッドセル８０の概略平面図である。第４Ａ図は、第４
図の４Ａ−４Ａ線に沿っての断面である。該セルは、エ
ピタキシャル島状部８６を形成するＰドープ基板８４へ
結合するＰドープ分離領域８２によって境界が画定され
ている。軽度にドープしたＰドープ領域８８が設けられ
且つ内部の一層高度にドープしたＰ十領域９０を持って
いる。一連の５個のＮドープ領域９２が、Ｐドープ領域
８８の一旦の周辺部に沿って位置されている。３個のＮ
＋ドープ領域９４が、埋込Ｎ土層９６への接続を与えて
いる。金属層９８は、薄い二酸化シリコン層１００上に
形成されており且つ窒化シリコン層１０１がＰドープ領
域８８上に形成されている。
第５Ａ図乃至第５Ｆ図は、第４図のセル構成体で形成す
ることが可能な種々の回路を示している。
ることが可能な種々の回路を示している。
第５Ａ図において、並列接続した接合及び酸化物容量が
示されている。該酸化物容量は、通常の方法で形成され
、即ち一方のプレートはアルミニウムメタリゼーション
であり且つ他方のプレートは拡散区域である。然し乍ら
、通常の製造方法における如くエミッタ拡散のＮ十領域
を使用する代わりに、Ｐ拡散を使用する。このことは自
動的に別のコンデンサ、即ちＰ領域８８とＮドープエピ
タキシャル領域８６との間に接合容量を形成する。
示されている。該酸化物容量は、通常の方法で形成され
、即ち一方のプレートはアルミニウムメタリゼーション
であり且つ他方のプレートは拡散区域である。然し乍ら
、通常の製造方法における如くエミッタ拡散のＮ十領域
を使用する代わりに、Ｐ拡散を使用する。このことは自
動的に別のコンデンサ、即ちＰ領域８８とＮドープエピ
タキシャル領域８６との間に接合容量を形成する。
これら２つのコンデンサは、金属プレート９８をＮ十領
域９２へ接続させることによって並列接続させることが
可能である。薄い酸化物７５１００゜１０１の酸化物厚
さが１，８００人である場合、その容量は平方ミル当た
り０．１２ｐＦ （ピコファラッド）である。２Ω・ｃ
ｍのエピタキシャル固有抵抗の場合、該接合容量は平方
ミル当たり約０゜２ｐＦの値を持っている。頂部分離層
９ｏとして深く高度にドープしたＰ十拡散を使用するこ
とにより、該接合区域は約同−の量増加するので、接合
容量は約３０％増加する。このことは、該頂部分離層が
該ベースの一層高い濃度を持っているので、寄生直列抵
抗を約５０倍減少させる。
域９２へ接続させることによって並列接続させることが
可能である。薄い酸化物７５１００゜１０１の酸化物厚
さが１，８００人である場合、その容量は平方ミル当た
り０．１２ｐＦ （ピコファラッド）である。２Ω・ｃ
ｍのエピタキシャル固有抵抗の場合、該接合容量は平方
ミル当たり約０゜２ｐＦの値を持っている。頂部分離層
９ｏとして深く高度にドープしたＰ十拡散を使用するこ
とにより、該接合区域は約同−の量増加するので、接合
容量は約３０％増加する。このことは、該頂部分離層が
該ベースの一層高い濃度を持っているので、寄生直列抵
抗を約５０倍減少させる。
Ｐ十領域９０を使用して、金属コンタクト９８（酸化物
層１００，１０１を省略）と一対のコンタクト区域１０
２，１０４との間にＰ領域９０を介して２個のマツチさ
せた低い値の抵抗を形成することが可能である。
層１００，１０１を省略）と一対のコンタクト区域１０
２，１０４との間にＰ領域９０を介して２個のマツチさ
せた低い値の抵抗を形成することが可能である。
コンタクト１０２，１０４のいずれか又は両方がベース
コンタクトを与え、区域９２がエミッタを形成し且つ区
域９４がコレクタを形成して、ＮＰＮトランジスタを第
５Ｂ図に示した如くに形成することが可能である。軽度
にドープしたＰ領域８８は、コンタクト区域１０２及び
１０４によって結合された領域であり、該トランジスタ
のベースを与えている。
コンタクトを与え、区域９２がエミッタを形成し且つ区
域９４がコレクタを形成して、ＮＰＮトランジスタを第
５Ｂ図に示した如くに形成することが可能である。軽度
にドープしたＰ領域８８は、コンタクト区域１０２及び
１０４によって結合された領域であり、該トランジスタ
のベースを与えている。
第５Ｃ図は、第５Ｂ図の回路を形成する為に第４図のセ
ル上に形成することが可能な金属接続の一例を示してい
る。金属８５は、コンタクト区域１０４へ接続してベー
ス接続を与え、金属８７は区域９２へ接続してエミッタ
接続を与え、且つ金属８９は区域９４へ接続してコレク
タ接続を与える。
ル上に形成することが可能な金属接続の一例を示してい
る。金属８５は、コンタクト区域１０４へ接続してベー
ス接続を与え、金属８７は区域９２へ接続してエミッタ
接続を与え、且つ金属８９は区域９４へ接続してコレク
タ接続を与える。
第５Ｄ図は、ＰＮＰ トランジスタとして第４図のセル
８０の接続を示している。Ｐ十区域９０は該トランジス
タのエミッタを形成し、埋込層９６へのＮ十拡散９４は
エピタキシャル層８６へ結合して該トランジスタのベー
スを形成し、且つ基板８４は該トランジスタのコレクタ
である。該基板は、通常最も負の電圧へ結合されており
、従ってこのトランジスタはそのコレクタを最も負の電
圧へ結合させている。エミッタ濃度は一層高く且つ深い
Ｐ十拡散９０で得られるベースは一層薄いので、この装
置の性能は通常の垂直ＰＮＰトランジスタよりも一層良
好である。
８０の接続を示している。Ｐ十区域９０は該トランジス
タのエミッタを形成し、埋込層９６へのＮ十拡散９４は
エピタキシャル層８６へ結合して該トランジスタのベー
スを形成し、且つ基板８４は該トランジスタのコレクタ
である。該基板は、通常最も負の電圧へ結合されており
、従ってこのトランジスタはそのコレクタを最も負の電
圧へ結合させている。エミッタ濃度は一層高く且つ深い
Ｐ十拡散９０で得られるベースは一層薄いので、この装
置の性能は通常の垂直ＰＮＰトランジスタよりも一層良
好である。
第５Ｅ図は、第５Ｄ図のトランジスタを形成する為に第
４図のセル上に形成することが可能な金属接続の一例を
示している。金属９１は、コンタクト区域１０４へ接続
してエミッタ接続を与え、金属９３は基板８４へ接続さ
れている分離領域８２へ接続してコレクタ接続を形成し
、且つ金属９５は区域９４へ接続されてベース接続を与
える。
４図のセル上に形成することが可能な金属接続の一例を
示している。金属９１は、コンタクト区域１０４へ接続
してエミッタ接続を与え、金属９３は基板８４へ接続さ
れている分離領域８２へ接続してコレクタ接続を形成し
、且つ金属９５は区域９４へ接続されてベース接続を与
える。
パッドとＰドープ区域８８との間の０．６ｐＦコンデン
サが回路性能に影響を与えない限り、金属層９８は常に
他の機能部と接続したボンディングパッドとして使用す
ることが可能である。酸化物層１００，１０１（７）通
常の幅は、約６，０００人であるが、−層高い値の酸化
物コンデンサが必要とされる場合、該酸化物の厚さは２
．０００Å以下とすることが可能である。
サが回路性能に影響を与えない限り、金属層９８は常に
他の機能部と接続したボンディングパッドとして使用す
ることが可能である。酸化物層１００，１０１（７）通
常の幅は、約６，０００人であるが、−層高い値の酸化
物コンデンサが必要とされる場合、該酸化物の厚さは２
．０００Å以下とすることが可能である。
第５Ｆ図は、接合容量及び酸化物コンデンサ及びボンデ
ィングパッドと共にＮＰＮ及びＰＮＰ トランジスタを
どのようにして接続するかを示している。ＰＮＰトラン
ジスタ１０６のコレクタは基板８４へ接続されており、
それは通常接地又は最も負の電圧へ接続されている。Ｐ
ＮＰトランジスタ１０６のベース９４もＮＰＮトランジ
スタ１０８のコレクタ及び接合コンデンサ１１０の一方
の側を形成する。金属ボンディングパッド９８は、酸化
物コンデンサ１１２の一端であり、他端はＰドープ領域
８８で、それも接合コンデンサ１１０の他側部を形成す
ると共にＮＰＮトランジスタ１０８のベース及びＰＮＰ
Ｉ−ランジスタ１０６のエミッタを形成する。Ｐドー
プ領域８８へのコンタクトは区域１０２及び１０４を介
して与えられる。
ィングパッドと共にＮＰＮ及びＰＮＰ トランジスタを
どのようにして接続するかを示している。ＰＮＰトラン
ジスタ１０６のコレクタは基板８４へ接続されており、
それは通常接地又は最も負の電圧へ接続されている。Ｐ
ＮＰトランジスタ１０６のベース９４もＮＰＮトランジ
スタ１０８のコレクタ及び接合コンデンサ１１０の一方
の側を形成する。金属ボンディングパッド９８は、酸化
物コンデンサ１１２の一端であり、他端はＰドープ領域
８８で、それも接合コンデンサ１１０の他側部を形成す
ると共にＮＰＮトランジスタ１０８のベース及びＰＮＰ
Ｉ−ランジスタ１０６のエミッタを形成する。Ｐドー
プ領域８８へのコンタクトは区域１０２及び１０４を介
して与えられる。
ＮＰＮトランジスタ１０８のエミッタは領域９２を介し
てコンタクトされる。
てコンタクトされる。
本発明は、ボンディングパッドとして使用されない場合
に無駄な区域となることを防止するボンディングパッド
区域のプログラム可能性に加えて、現存するセミカスタ
ム設計よりも幾つかの利点を与えるものである。例えば
、殆どのセミカスタム設計は、本発明において与えられ
る集積化コンデンサを与えるものではない。半導体チッ
プの周辺部上にボンディングパッドを配置させることに
よって、コンデンサも半導体チップの周辺部上にあり、
従って該チップ上の内部接続の経路決定と干渉すること
はない。幾つかのパッドセルのトランジスタを並列接続
することによって、入出力インターフェースに対して理
想的な高電流トランジスタを得ることが可能である。使
用されない場合には、Ｎ十区域９４は埋込層９６を介し
てクロスアンダ−（下側交差経路）接続部を提供するこ
とが可能である。
に無駄な区域となることを防止するボンディングパッド
区域のプログラム可能性に加えて、現存するセミカスタ
ム設計よりも幾つかの利点を与えるものである。例えば
、殆どのセミカスタム設計は、本発明において与えられ
る集積化コンデンサを与えるものではない。半導体チッ
プの周辺部上にボンディングパッドを配置させることに
よって、コンデンサも半導体チップの周辺部上にあり、
従って該チップ上の内部接続の経路決定と干渉すること
はない。幾つかのパッドセルのトランジスタを並列接続
することによって、入出力インターフェースに対して理
想的な高電流トランジスタを得ることが可能である。使
用されない場合には、Ｎ十区域９４は埋込層９６を介し
てクロスアンダ−（下側交差経路）接続部を提供するこ
とが可能である。
標準的な処理方法を使用して、本発明に基づくボンディ
ングパッドセルを製造することが可能である。基板を最
初にＰ型にドープさせる。次いで、Ｎ十埋込層を拡散し
且つＮ−エピタキシャル層を成長させる。酸化物を成長
させ、ホトレジストコーティングを付着形成し、該コー
ティングをマスクし、該ウェハを紫外線で照射し、該ホ
トレジストのクロスリンクしなかなった部分を溶解除去
し、次いで二酸化シリコンを介してエツチングすること
により拡散を行う個所における領域を露出させる標準的
なステップを使用して、各拡散ステップを実施する。
ングパッドセルを製造することが可能である。基板を最
初にＰ型にドープさせる。次いで、Ｎ十埋込層を拡散し
且つＮ−エピタキシャル層を成長させる。酸化物を成長
させ、ホトレジストコーティングを付着形成し、該コー
ティングをマスクし、該ウェハを紫外線で照射し、該ホ
トレジストのクロスリンクしなかなった部分を溶解除去
し、次いで二酸化シリコンを介してエツチングすること
により拡散を行う個所における領域を露出させる標準的
なステップを使用して、各拡散ステップを実施する。
エピタキシャル層を成長させた後に、セルに対する分離
境界を形成する為の深いＰ十拡散を行う。
境界を形成する為の深いＰ十拡散を行う。
その後に、Ｐ型拡散を行い、Ｎ型拡散を行い、且つ該酸
化物をエツチングして該セル用のコンタクト領域を形成
する。ウェハ上にアルミニウムを付与し、接続を所望す
る個所を除いて全ての個所においてホトマスクを行い且
つエツチングする標準的な技術によりメタリゼーション
を行う。
化物をエツチングして該セル用のコンタクト領域を形成
する。ウェハ上にアルミニウムを付与し、接続を所望す
る個所を除いて全ての個所においてホトマスクを行い且
つエツチングする標準的な技術によりメタリゼーション
を行う。
以上、本発明の具体的実施の態様に付いて詳細に説明し
たが、本発明はこれら具体例にのみ限定されるべきもの
では無く、本発明の技術的範囲を逸脱すること無しに種
々の変形が可能であることは勿論である。例えば、セル
の幾何学的形状を変化させることも可能でありまたボン
ディングパッド下側の基本的なＰ型拡散が維持される限
り、異なった組合せを製造する為により多くの拡散区域
を付加することが可能である。
たが、本発明はこれら具体例にのみ限定されるべきもの
では無く、本発明の技術的範囲を逸脱すること無しに種
々の変形が可能であることは勿論である。例えば、セル
の幾何学的形状を変化させることも可能でありまたボン
ディングパッド下側の基本的なＰ型拡散が維持される限
り、異なった組合せを製造する為により多くの拡散区域
を付加することが可能である。
尚１本発明は、その実施上、以下の構成の１つ又はそれ
以上を取りえるものである。
以上を取りえるものである。
（１） チップの周辺部の周り・に配設した複数個の
ボンディングパッドセルを持った半導体チップにおいて
、各ボンディングパッドセルが、ボンディングパッドを
形成する為の金属層を受け取るのに十分に大きな表面を
持ったＮドープエピタキシャル領域、前記表面から前記
エピタキシャル領域内へ延在するＰドープ領域、前記Ｐ
ドープ領域の少なくとも一部の上に延在する二酸化シリ
コン層、前記二酸化シリコン層の少なくとも一部の上に
延在する窒化シリコン層、を有しており、前記ボンディ
ングパッドセルの少なくとも１つが前記窒化シリコン層
の実質的な部分の上に付着した金属ボンディングパッド
を持っており且つ前記ボンディングパッドセルの少なく
とも１つが前記Ｐドープ領域へ結合したボンディングパ
ッド以外の金属コンタクトを持っていることを特徴とす
る半導体構成体。
ボンディングパッドセルを持った半導体チップにおいて
、各ボンディングパッドセルが、ボンディングパッドを
形成する為の金属層を受け取るのに十分に大きな表面を
持ったＮドープエピタキシャル領域、前記表面から前記
エピタキシャル領域内へ延在するＰドープ領域、前記Ｐ
ドープ領域の少なくとも一部の上に延在する二酸化シリ
コン層、前記二酸化シリコン層の少なくとも一部の上に
延在する窒化シリコン層、を有しており、前記ボンディ
ングパッドセルの少なくとも１つが前記窒化シリコン層
の実質的な部分の上に付着した金属ボンディングパッド
を持っており且つ前記ボンディングパッドセルの少なく
とも１つが前記Ｐドープ領域へ結合したボンディングパ
ッド以外の金属コンタクトを持っていることを特徴とす
る半導体構成体。
（２）上記第（１）項において、前記ボンディングパッ
ドセルの少なくとも１つが前記金属ボン−ディングパッ
ドと前記Ｐドープ領域との間に酸化物コンデンサを形成
することを特徴とする半導体構成体。
ドセルの少なくとも１つが前記金属ボン−ディングパッ
ドと前記Ｐドープ領域との間に酸化物コンデンサを形成
することを特徴とする半導体構成体。
（３）上記第（１）項において、前記ボンディングパッ
ドセルの少なくとも１つが更に抵抗を与える為に前記Ｐ
ドープ領域の対抗端部に結合された第１及び第２金属コ
ンタクトを有することを特徴とする半導体構成体。
ドセルの少なくとも１つが更に抵抗を与える為に前記Ｐ
ドープ領域の対抗端部に結合された第１及び第２金属コ
ンタクトを有することを特徴とする半導体構成体。
（４）上記第（１）項において、各ボンディングパッド
セルに対する前記各Ｎドープエ・ピタキシャル領域はＰ
ドープ基板へ接合されており、且つ前記エピタキシャル
領域への電気的接続を与えるＮ＋領領域び前記構成体を
囲繞し且つ前記表面から前記基板へ延在するＰドープ分
離領域を有することを特徴とする半導体構成体。
セルに対する前記各Ｎドープエ・ピタキシャル領域はＰ
ドープ基板へ接合されており、且つ前記エピタキシャル
領域への電気的接続を与えるＮ＋領領域び前記構成体を
囲繞し且つ前記表面から前記基板へ延在するＰドープ分
離領域を有することを特徴とする半導体構成体。
（５）上記第（４）項において、前記ボンディングパッ
ドセルの少なくとも１つは、更に垂直ＰＮＰトランジス
タのエミッタを形成する為に前記Ｐドープ領域へ結合さ
れた第１金属コンタクト及び前記ＰＮＰトランジスタの
ベースを形成する為に前記Ｎ＋領領域結合された第２金
属コンタクトを有しており、前記Ｐドープ基板は前記Ｐ
ＮＰトランジスタのコレクタであることを特徴とする特
許体構成体。
ドセルの少なくとも１つは、更に垂直ＰＮＰトランジス
タのエミッタを形成する為に前記Ｐドープ領域へ結合さ
れた第１金属コンタクト及び前記ＰＮＰトランジスタの
ベースを形成する為に前記Ｎ＋領領域結合された第２金
属コンタクトを有しており、前記Ｐドープ基板は前記Ｐ
ＮＰトランジスタのコレクタであることを特徴とする特
許体構成体。
（６）上記第（５）項において、更に前記Ｐドープ基板
内に延在するＮ十埋込層を有しており、前記Ｎ十領域が
前記Ｎ十埋込層へ結合されていることを特徴とする半導
体構成体。
内に延在するＮ十埋込層を有しており、前記Ｎ十領域が
前記Ｎ十埋込層へ結合されていることを特徴とする半導
体構成体。
（７）上記第（６）項において、更に前記Ｎ十理込層へ
結合された少なくとも第２Ｎ＋領域を有することを特徴
とする半導体構成体。
結合された少なくとも第２Ｎ＋領域を有することを特徴
とする半導体構成体。
（８）上記第（７）項において、前記ボンディングパッ
ドセルの少なくとも１つは、更に、クロスアンダ−接続
部を形成する為に夫々前記第１及び第２Ｎ十領域と結合
された第１及び第２金属コンタクトを有することを特徴
とする半導体構成体。
ドセルの少なくとも１つは、更に、クロスアンダ−接続
部を形成する為に夫々前記第１及び第２Ｎ十領域と結合
された第１及び第２金属コンタクトを有することを特徴
とする半導体構成体。
（９）上記第（６）項において、前記Ｎ十埋込層は細長
層であり、前記埋込層の少なくとも一部は前記Ｐドープ
領域下側の前記基板の区域に隣接し且つ外側であること
を特徴とする半導体構成体。
層であり、前記埋込層の少なくとも一部は前記Ｐドープ
領域下側の前記基板の区域に隣接し且つ外側であること
を特徴とする半導体構成体。
（１０） 上記第（９）項において、更に前記Ｐドー
プ領域内に少なくとも１個のＮドープ領域を有すること
を特徴とする半導体構成体。
プ領域内に少なくとも１個のＮドープ領域を有すること
を特徴とする半導体構成体。
（１１）上記第（１０）項において、前記ボンディング
パッドセルの少なくとも１つが、更に、ＮＰＮトランジ
スタのエミッタを形成する為に前記Ｎドープ領域へ結合
された第１金属コンタクトと、前記ＮＰＮトランジスタ
のベースを形成する為に前記Ｐドープ領域へ結合された
第２金屑コンタクトと、前記ＮＰＮトランジスタのコレ
クタを形成する為に前記Ｎ十領域へ結合された第３金属
コンタクトとを有することを特徴とする半導体構成体。
パッドセルの少なくとも１つが、更に、ＮＰＮトランジ
スタのエミッタを形成する為に前記Ｎドープ領域へ結合
された第１金属コンタクトと、前記ＮＰＮトランジスタ
のベースを形成する為に前記Ｐドープ領域へ結合された
第２金屑コンタクトと、前記ＮＰＮトランジスタのコレ
クタを形成する為に前記Ｎ十領域へ結合された第３金属
コンタクトとを有することを特徴とする半導体構成体。
（１２）上記第（１０）項において、更に、前記Ｎ＋領
領域最も近接した前記Ｐドープ領域の端部に隣接して前
記Ｐドープ領域内に複数個のＮドープ領域を有すること
を特徴とする半導体構成体。
領域最も近接した前記Ｐドープ領域の端部に隣接して前
記Ｐドープ領域内に複数個のＮドープ領域を有すること
を特徴とする半導体構成体。
（１３）上記第（６）項において、更に、第２Ｐドープ
領域と前記第２Ｐドープ領域内にＮドープ領域とを有す
ることを特徴とする半導体構成体。
領域と前記第２Ｐドープ領域内にＮドープ領域とを有す
ることを特徴とする半導体構成体。
（１４）上記第（１３）項において、前記第２Ｐドープ
領域が少なくとも部分的に前記第１Ｐドープ領域を囲繞
することを特徴とする半導体構成体。
領域が少なくとも部分的に前記第１Ｐドープ領域を囲繞
することを特徴とする半導体構成体。
（１５）上記第（６）項において、更に、前記Ｐドープ
領域内にＰ十拡散区域を有しており、前記Ｐ十区域は前
記Ｐドープ領域よりも高度にドープされていることを特
徴とする半導体構成体。
領域内にＰ十拡散区域を有しており、前記Ｐ十区域は前
記Ｐドープ領域よりも高度にドープされていることを特
徴とする半導体構成体。
（１６）半導体チップの周辺部の周りに配設した複数個
のボンディングパッドセルを持った半導体チップにおい
て、各ボンディングパッドセルが、Ｐドープ基板、前記
基板の上でボンディングパッドを形成する為の金属層を
受け取るのに十分に大きな矩形形状をした表面を持った
Ｎドープエピタキシャル領域、前記表面から前記エピタ
キシャル領域内に延在する軽度のＰドープ矩形領域、前
記軽度のＰドープ領域内の高度のＰドープ領域、前記軽
度のＰドープ領域の第１端に沿って前記軽度のＰドープ
領域内の複数個のＮドープ領域、前記軽度のＰドープ領
域の前記第１端近傍で前記Ｐドープ基板内に延在するＮ
十埋込層、前記Ｎ十埋込層内に延在し前記第１端近傍の
前記軽度のＰドープ領域外側の複数個のＮ十領域、前記
Ｐドープ領域の少なくとも一部の上を延在する二酸化シ
リコン層、前記二酸化シリコン層の少なくとも一部の上
を延在する窒化シリコン層、を有しており、前記ボンデ
ィングパッドセルの少なくとも１つは前記窒化シリコン
層の実質的な部分の上に付着させた金属ボンディングパ
ッドを持っており、前記軽度のＰドープ領域及び前記ボ
ンディングパッドセルの少なくとも１つは前記Ｐドープ
領域の１つへ結合されたボンディングパッド以外の金属
コンタクトを持っていることを特徴とする半導体〜チッ
プ。
のボンディングパッドセルを持った半導体チップにおい
て、各ボンディングパッドセルが、Ｐドープ基板、前記
基板の上でボンディングパッドを形成する為の金属層を
受け取るのに十分に大きな矩形形状をした表面を持った
Ｎドープエピタキシャル領域、前記表面から前記エピタ
キシャル領域内に延在する軽度のＰドープ矩形領域、前
記軽度のＰドープ領域内の高度のＰドープ領域、前記軽
度のＰドープ領域の第１端に沿って前記軽度のＰドープ
領域内の複数個のＮドープ領域、前記軽度のＰドープ領
域の前記第１端近傍で前記Ｐドープ基板内に延在するＮ
十埋込層、前記Ｎ十埋込層内に延在し前記第１端近傍の
前記軽度のＰドープ領域外側の複数個のＮ十領域、前記
Ｐドープ領域の少なくとも一部の上を延在する二酸化シ
リコン層、前記二酸化シリコン層の少なくとも一部の上
を延在する窒化シリコン層、を有しており、前記ボンデ
ィングパッドセルの少なくとも１つは前記窒化シリコン
層の実質的な部分の上に付着させた金属ボンディングパ
ッドを持っており、前記軽度のＰドープ領域及び前記ボ
ンディングパッドセルの少なくとも１つは前記Ｐドープ
領域の１つへ結合されたボンディングパッド以外の金属
コンタクトを持っていることを特徴とする半導体〜チッ
プ。
（１７）半導体チップの周辺部の周りに複数個のボンデ
ィングパッドセルを形成する方法において、前記ボンデ
ィングパッドセルの各々に対して、ボンディングパッド
を形成する為の金属層を受け取る為に十分な大きさのボ
ンディング表面を持ったＮドープエピタキシャル領域を
設け、前記ボンディング表面下側で前記エピタキシャル
領域内にＰ型ドーパントを導入してＰドープ領域を形成
し、前記Ｐドープ領域の少なくとも一部上に延在する二
酸化シリコン層を形成し、前記二酸化シリコン層の少な
くとも一部の上に延在する窒化シリコン層を形成し、前
記ボンディングパッドセルの少なくとも１つにおいて前
記窒化シリコン層の実質的な部分の上に金属ボンディン
グパッドを付着形成し、前記ボンディングパッドセルの
少なくとも１つにおいて前記Ｐドープ領域とコンタクト
するボンディングパッド以外金属ラインを付着形成する
。
ィングパッドセルを形成する方法において、前記ボンデ
ィングパッドセルの各々に対して、ボンディングパッド
を形成する為の金属層を受け取る為に十分な大きさのボ
ンディング表面を持ったＮドープエピタキシャル領域を
設け、前記ボンディング表面下側で前記エピタキシャル
領域内にＰ型ドーパントを導入してＰドープ領域を形成
し、前記Ｐドープ領域の少なくとも一部上に延在する二
酸化シリコン層を形成し、前記二酸化シリコン層の少な
くとも一部の上に延在する窒化シリコン層を形成し、前
記ボンディングパッドセルの少なくとも１つにおいて前
記窒化シリコン層の実質的な部分の上に金属ボンディン
グパッドを付着形成し、前記ボンディングパッドセルの
少なくとも１つにおいて前記Ｐドープ領域とコンタクト
するボンディングパッド以外金属ラインを付着形成する
。
上記各ステップを有することを特徴とする方法（１８）
上記第（１７）項において、更に、ａ化物コンデンサを
形成する為に前記ボンディングパッドセルの少なくとも
１つにおいて前記Ｐドープ領域及び前記金属ボンディン
グパッドへの接続を形成するステップを有することを特
徴とする方法。
上記第（１７）項において、更に、ａ化物コンデンサを
形成する為に前記ボンディングパッドセルの少なくとも
１つにおいて前記Ｐドープ領域及び前記金属ボンディン
グパッドへの接続を形成するステップを有することを特
徴とする方法。
（１９）上記（１７）項において、更に、前記ボンディ
ングパッドセルの少なくとも１つにおいて抵抗を設ける
為に前記Ｐドープ領域の対向端部に結合した第１及び第
２金属コンタクトを形成するステップを有することを特
徴とする方法。
ングパッドセルの少なくとも１つにおいて抵抗を設ける
為に前記Ｐドープ領域の対向端部に結合した第１及び第
２金属コンタクトを形成するステップを有することを特
徴とする方法。
（２０）上記第（１７）項において、前記Ｎドープエピ
タキシャル領域はＰドープ基板上に成長させ、且つ更に
Ｎ＋トド−ントを前記エピタキシャル領域内に導入して
Ｎ十領域を与えて前記エピタキシャル領域への電気的接
続を設は且つＰ型ドーパントを前記エピタキシャル領域
内に導入して前記基板を囲繞し且つ前記表面から前記基
板へ延在するＰドープ分離領域を形成するステップを有
することを特徴とする方法。
タキシャル領域はＰドープ基板上に成長させ、且つ更に
Ｎ＋トド−ントを前記エピタキシャル領域内に導入して
Ｎ十領域を与えて前記エピタキシャル領域への電気的接
続を設は且つＰ型ドーパントを前記エピタキシャル領域
内に導入して前記基板を囲繞し且つ前記表面から前記基
板へ延在するＰドープ分離領域を形成するステップを有
することを特徴とする方法。
（２１）上記第（２０）項において、更に、前記ボンデ
ィングパッドセルの少なくとも１つに対し、前記Ｐドー
プ領域へ結合した第１金属コンタクトを付着形成して垂
直ＰＮＰ トランジスタのエミッタを形成し、且つ前記
Ｎ十領域へ結合した第２金属コンタクトを付着形成して
前記ＰＮＰトランジスタのベースを形成する上記ステッ
プを有し、前記Ｐ型基板が前記ＰＮＰトランジスタのコ
レクタであることを特徴とする方法。
ィングパッドセルの少なくとも１つに対し、前記Ｐドー
プ領域へ結合した第１金属コンタクトを付着形成して垂
直ＰＮＰ トランジスタのエミッタを形成し、且つ前記
Ｎ十領域へ結合した第２金属コンタクトを付着形成して
前記ＰＮＰトランジスタのベースを形成する上記ステッ
プを有し、前記Ｐ型基板が前記ＰＮＰトランジスタのコ
レクタであることを特徴とする方法。
（２２）上記第（２１）項において、更に、前記Ｐドー
プ基板内に延在するＮ十埋込層を形成するステップを有
しており、前記Ｎ十領域が前記Ｎ十埋込層と結合されて
いることを特徴とする方法。
プ基板内に延在するＮ十埋込層を形成するステップを有
しており、前記Ｎ十領域が前記Ｎ十埋込層と結合されて
いることを特徴とする方法。
（２３）上記第（２２）項において、前記Ｎ十埋込層を
形成するステップが、前記Ｐドープ領域下側で前記基板
の区域に隣接し且つその外側の細長層として前記Ｎ十埋
込層を形成するステップを有することを特徴とする方法
。
形成するステップが、前記Ｐドープ領域下側で前記基板
の区域に隣接し且つその外側の細長層として前記Ｎ十埋
込層を形成するステップを有することを特徴とする方法
。
（２４）上記第（２３）項において、更に、前記Ｐドー
プ領域内に少なくとも１個のＮドープ領域を形成するス
テップを有することを特徴とする方法。
プ領域内に少なくとも１個のＮドープ領域を形成するス
テップを有することを特徴とする方法。
（２５）半導体チップの周辺部の周りに配設した複数個
のボンディングパッドセルを持った半導体チップにおい
て、各ボンディングパッドセルが、ボンディングパッド
を形成する為の金属層を受け取るのに十分な大きさの表
面を持った第１Ｎドープエピタキシャル領域、前記表面
から前記第１Ｎドープエピタキシャル領域内へ延在する
Ｐドープ領域、前記Ｐドープ領域内の第２Ｎドープ領域
。
のボンディングパッドセルを持った半導体チップにおい
て、各ボンディングパッドセルが、ボンディングパッド
を形成する為の金属層を受け取るのに十分な大きさの表
面を持った第１Ｎドープエピタキシャル領域、前記表面
から前記第１Ｎドープエピタキシャル領域内へ延在する
Ｐドープ領域、前記Ｐドープ領域内の第２Ｎドープ領域
。
前記Ｐドープ領域の少なくとも一部の上に延在する二酸
化シリコン層、前記二酸化シリコン層の少なくとも一部
の上に延在する窒化シリコン層、を有しており、前記ボ
ンディングパッドセルの少なくとも１つが前記窒化シリ
コン層の実質的な部分の上に付着形成した金属ボンディ
ングパッドを持っており、且つ前記ボンディングパッド
セルの少なくとも１つがＮＰＮトランジスタのベースと
して前記Ｐドープ領域へ結合した第１金属ラインを持っ
ており前記第１及び第２Ｎドープ領域は前記ＮＰＮトラ
ンジスタのコレクタ及びエミッタであることを特徴とす
る半導体チップ
化シリコン層、前記二酸化シリコン層の少なくとも一部
の上に延在する窒化シリコン層、を有しており、前記ボ
ンディングパッドセルの少なくとも１つが前記窒化シリ
コン層の実質的な部分の上に付着形成した金属ボンディ
ングパッドを持っており、且つ前記ボンディングパッド
セルの少なくとも１つがＮＰＮトランジスタのベースと
して前記Ｐドープ領域へ結合した第１金属ラインを持っ
ており前記第１及び第２Ｎドープ領域は前記ＮＰＮトラ
ンジスタのコレクタ及びエミッタであることを特徴とす
る半導体チップ
第１図及び第１Ａ図は従来のボンディングパッドセルの
各概略説明図、第２図及び第２Ａ図は本発明に従った簡
単なプログラマブルボンディングパッドセルの夫々概略
平面図及び断面図、第２Ｂ図乃至第２Ｅ図は第２図のセ
ルから形成される種々の回路を示した各概略図、第３図
、第３Ａ図及び第３Ｂ図はラテラルＰＮＰトランジスタ
も発生される本発明の別の実施例に従うプログラマブル
ボンディングパッドセルの夫々概略平面図、概略平面図
及び概略断面図、第３Ｃ図及び第３Ｄ図は第３図のセル
から夫々形成されるＰＮＰ及びＮＰＮトランジスタの夫
々概略図、第４図及び第４Ａ図は本発明に従うプログラ
マブルボンディングパラドセルの第２の別の実施例の各
概略平面図及び断面図、第５Ａ図乃至第５Ｆ図は夫々並
列接合及び酸化物コンデンサ、ＮＰＮトランジスタ、Ｐ
ＮＰトランジスタ、及びボンディングパッドと接合及び
酸化物コンデンサとＰＮＰ及びＮＰＮトランジスタとを
持った回路として結合した第４図の実施例の各概略図、
である。 （符合の説明） １０：ボンディングパッドセル １２：Ｐドープ分離環 １４：基板 １６：エピタキシャル領域 ２２：ボンディングパッドセル ２４：分離領域 ２６：基板 ２８：エピタキシャル層 ３ｏ：金属ボンディングパッド ３４：Ｐドープ領域 ３６：二酸化シリコン層 ＦＩＬ３Ａ。 ＦＩＧ、ｊｌ ＦＩＬ４Ａ。 ＦＩＧ ５ん 日Ｇ ５Ｆ。 ＦＩＧ ５Ｃ。 ＦＩＬ５Ｅ。 ＦＩＧ、−５Ｂ。 ＦＩＬ５０゜
各概略説明図、第２図及び第２Ａ図は本発明に従った簡
単なプログラマブルボンディングパッドセルの夫々概略
平面図及び断面図、第２Ｂ図乃至第２Ｅ図は第２図のセ
ルから形成される種々の回路を示した各概略図、第３図
、第３Ａ図及び第３Ｂ図はラテラルＰＮＰトランジスタ
も発生される本発明の別の実施例に従うプログラマブル
ボンディングパッドセルの夫々概略平面図、概略平面図
及び概略断面図、第３Ｃ図及び第３Ｄ図は第３図のセル
から夫々形成されるＰＮＰ及びＮＰＮトランジスタの夫
々概略図、第４図及び第４Ａ図は本発明に従うプログラ
マブルボンディングパラドセルの第２の別の実施例の各
概略平面図及び断面図、第５Ａ図乃至第５Ｆ図は夫々並
列接合及び酸化物コンデンサ、ＮＰＮトランジスタ、Ｐ
ＮＰトランジスタ、及びボンディングパッドと接合及び
酸化物コンデンサとＰＮＰ及びＮＰＮトランジスタとを
持った回路として結合した第４図の実施例の各概略図、
である。 （符合の説明） １０：ボンディングパッドセル １２：Ｐドープ分離環 １４：基板 １６：エピタキシャル領域 ２２：ボンディングパッドセル ２４：分離領域 ２６：基板 ２８：エピタキシャル層 ３ｏ：金属ボンディングパッド ３４：Ｐドープ領域 ３６：二酸化シリコン層 ＦＩＬ３Ａ。 ＦＩＧ、ｊｌ ＦＩＬ４Ａ。 ＦＩＧ ５ん 日Ｇ ５Ｆ。 ＦＩＧ ５Ｃ。 ＦＩＬ５Ｅ。 ＦＩＧ、−５Ｂ。 ＦＩＬ５０゜
Claims (1)
- 【特許請求の範囲】 １、チップの周辺部の周りに配設した複数個のボンディ
ングパッドセルを持った半導体チップにおいて、各ボン
ディングパッドセルが、ボンディングパッドを形成する
為の金属層を受け取るのに十分に大きな表面を持ったＮ
ドープエピタキシャル領域、前記表面から前記エピタキ
シャル領域内へ延在するＰドープ領域、前記Ｐドープ領
域の少なくとも一部の上に延在する二酸化シリコン層、
前記二酸化シリコン層の少なくとも一部の上に延在する
窒化シリコン層、を有しており、前記ボンディングパッ
ドセルの少なくとも１つが前記窒化シリコン層の実質的
な部分の上に付着した金属ボンディングパッドを持って
おり且つ前記ボンディングパッドセルの少なくとも１つ
が前記Ｐドープ領域へ結合したボンディングパッド以外
の金属コンタクトを持っていることを特徴とする半導体
構成体。 ２、特許請求の範囲第１項において、前記ボンディング
パッドセルの少なくとも１つが前記金属ボンディングパ
ッドと前記Ｐドープ領域との間に酸化物コンデンサを形
成することを特徴とする半導体構成体。 ３、特許請求の範囲第１項において、前記ボンディング
パッドセルの少なくとも１つが更に抵抗を与える為に前
記Ｐドープ領域の対抗端部に結合された第１及び第２金
属コンタクトを有することを特徴とする半導体構成体。 ４、特許請求の範囲第１項において、各ボンディングパ
ッドセルに対する前記各Ｎドープエピタキシャル領域は
Ｐドープ基板へ接合されており、且つ前記エピタキシャ
ル領域への電気的接続を与えるＮ＋領域及び前記構成体
を囲繞し且つ前記表面から前記基板へ延在するＰドープ
分離領域を有することを特徴とする半導体構成体。 ５、特許請求の範囲第４項において、前記ボンディング
パッドセルの少なくとも１つは、更に垂直ＰＮＰトラン
ジスタのエミッタを形成する為に前記Ｐドープ領域へ結
合された第１金属コンタクト及び前記ＰＮＰトランジス
タのベースを形成する為に前記Ｎ＋領域へ結合された第
２金属コンタクトを有しており、前記Ｐドープ基板は前
記ＰＮＰトランジスタのコレクタであることを特徴とす
る半導体構成体。 ６、特許請求の範囲第５項において、更に前記Ｐドープ
基板内に延在するＮ＋埋込層を有しており、前記Ｎ＋領
域が前記Ｎ＋埋込層へ結合されていることを特徴とする
半導体構成体。 ７、特許請求の範囲第６項において、更に前記Ｎ＋埋込
層へ結合された少なくとも第２Ｎ＋領域を有することを
特徴とする半導体構成体。 ８、特許請求の範囲第７項において、前記ボンディング
パッドセルの少なくとも１つは、更に、クロスアンダー
接続部を形成する為に夫々前記第１及び第２Ｎ＋領域と
結合された第１及び第２金属コンタクトを有することを
特徴とする半導体構成体。 ９、半導体チップの周辺部の周りに複数個のボンディン
グパッドセルを形成する方法において、前記ボンディン
グパッドセルの各々に対して、ボンディングパッドを形
成する為の金属層を受け取る為に十分な大きさのボンデ
ィング表面を持ったＮドープエピタキシャル領域を設け
、前記ボンディング表面下側で前記エピタキシャル領域
内にＰ型ドーパントを導入してＰドープ領域を形成し、
前記Ｐドープ領域の少なくとも一部上に延在する二酸化
シリコン層を形成し、前記二酸化シリコン層の少なくと
も一部の上に延在する窒化シリコン層を形成し、前記ボ
ンディングパッドセルの少なくとも１つにおいて前記窒
化シリコン層の実質的な部分の上に金属ボンディングパ
ッドを付着形成し、前記ボンディングパッドセルの少な
くとも１つにおいて前記Ｐドープ領域とコンタクトする
ボンディングパッド以外金属ラインを付着形成する、上
記各ステップを有することを特徴とする方法。 １０、半導体チップの周辺部の周りに配設した複数個の
ボンディングパッドセルを持った半導体チップにおいて
、各ボンディングパッドセルが、ボンディングパッドを
形成する為の金属層を受け取るのに十分な大きさの表面
を持った第１Ｎドープエピタキシャル領域、前記表面か
ら前記第１Ｎドープエピタキシャル領域内へ延在するＰ
ドープ領域、前記Ｐドープ領域内の第２Ｎドープ領域、
前記Ｐドープ領域の少なくとも一部の上に延在する二酸
化シリコン層、前記二酸化シリコン層の少なくとも一部
の上に延在する窒化シリコン層、を有しており、前記ボ
ンディングパッドセルの少なくとも１つが前記窒化シリ
コン層の実質的な部分の上に付着形成した金属ボンディ
ングパッドを持っており、且つ前記ボンディングパッド
セルの少なくとも１つがＮＰＮトランジスタのベースと
して前記Ｐドープ領域へ結合した第１金属ラインを持っ
ており前記第１及び第２Ｎドープ領域は前記ＮＰＮトラ
ンジスタのコレクタ及びエミッタであることを特徴とす
る半導体チップ
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/155,193 US4949150A (en) | 1986-04-17 | 1988-02-12 | Programmable bonding pad with sandwiched silicon oxide and silicon nitride layers |
| US155193 | 1988-02-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH027448A true JPH027448A (ja) | 1990-01-11 |
Family
ID=22554443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1031240A Pending JPH027448A (ja) | 1988-02-12 | 1989-02-13 | サンドイッチ型酸化シリコン及び窒化シリコン層を有するプログラマブルボンディングパッド |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4949150A (ja) |
| EP (1) | EP0328262A3 (ja) |
| JP (1) | JPH027448A (ja) |
| KR (1) | KR890013764A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018137828A (ja) * | 2011-05-19 | 2018-08-30 | オックスフォード インストルメンツ ナノテクノロジー ツールス リミテッド | 電荷検出増幅器 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0682704B2 (ja) * | 1989-06-27 | 1994-10-19 | 株式会社東芝 | 半導体装置 |
| US5293073A (en) * | 1989-06-27 | 1994-03-08 | Kabushiki Kaisha Toshiba | Electrode structure of a semiconductor device which uses a copper wire as a bonding wire |
| US5097309A (en) * | 1991-01-18 | 1992-03-17 | Exar Corporation | Vertical PNP transistor |
| US5190884A (en) * | 1991-01-18 | 1993-03-02 | Exar Corporation | Method of making vertical PNP transistor |
| US5661082A (en) * | 1995-01-20 | 1997-08-26 | Motorola, Inc. | Process for forming a semiconductor device having a bond pad |
| US6734093B1 (en) | 1999-03-17 | 2004-05-11 | Intel Corporation | Method for placing active circuits beneath active bonding pads |
| JP3727220B2 (ja) * | 2000-04-03 | 2005-12-14 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置 |
| US7602039B2 (en) * | 2002-08-29 | 2009-10-13 | Micron Technology, Inc. | Programmable capacitor associated with an input/output pad |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3448354A (en) * | 1967-01-20 | 1969-06-03 | Rca Corp | Semiconductor device having increased resistance to second breakdown |
| US4228450A (en) * | 1977-10-25 | 1980-10-14 | International Business Machines Corporation | Buried high sheet resistance structure for high density integrated circuits with reach through contacts |
| US4211941A (en) * | 1978-08-03 | 1980-07-08 | Rca Corporation | Integrated circuitry including low-leakage capacitance |
| US4463369A (en) * | 1981-06-15 | 1984-07-31 | Rca | Integrated circuit overload protection device |
| US4455568A (en) * | 1981-08-27 | 1984-06-19 | American Microsystems, Inc. | Insulation process for integrated circuits |
| JPS5921034A (ja) * | 1982-07-27 | 1984-02-02 | Toshiba Corp | 半導体装置 |
| JPS59159560A (ja) * | 1983-03-01 | 1984-09-10 | Toshiba Corp | 半導体装置 |
| JPS60247940A (ja) * | 1984-05-23 | 1985-12-07 | Hitachi Ltd | 半導体装置およびその製造方法 |
| US4757363A (en) * | 1984-09-14 | 1988-07-12 | Harris Corporation | ESD protection network for IGFET circuits with SCR prevention guard rings |
| US4723197A (en) * | 1985-12-16 | 1988-02-02 | National Semiconductor Corporation | Bonding pad interconnection structure |
| EP0243034B1 (en) * | 1986-04-17 | 1993-07-28 | Exar Corporation | Programmable bonding pad |
-
1988
- 1988-02-12 US US07/155,193 patent/US4949150A/en not_active Expired - Lifetime
-
1989
- 1989-01-23 EP EP19890300595 patent/EP0328262A3/en not_active Withdrawn
- 1989-02-09 KR KR1019890001447A patent/KR890013764A/ko active Granted
- 1989-02-13 JP JP1031240A patent/JPH027448A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018137828A (ja) * | 2011-05-19 | 2018-08-30 | オックスフォード インストルメンツ ナノテクノロジー ツールス リミテッド | 電荷検出増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0328262A3 (en) | 1991-05-02 |
| US4949150A (en) | 1990-08-14 |
| KR890013764A (ko) | 1989-09-25 |
| EP0328262A2 (en) | 1989-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3761782A (en) | Semiconductor structure, assembly and method | |
| KR920003438B1 (ko) | 샌드위치된 산화 실리콘층과 질화 실리콘층을 갖는 프로그램 가능 접속패드 | |
| JP2002319658A (ja) | 半導体装置 | |
| JPH027448A (ja) | サンドイッチ型酸化シリコン及び窒化シリコン層を有するプログラマブルボンディングパッド | |
| US3981070A (en) | LSI chip construction and method | |
| EP0243034B1 (en) | Programmable bonding pad | |
| US7547929B2 (en) | Semiconductor HBT MMIC device and semiconductor module | |
| US5068702A (en) | Programmable transistor | |
| JP2940306B2 (ja) | ヘテロ接合バイポーラトランジスタ集積回路装置およびその製造方法 | |
| US5148249A (en) | Semiconductor protection device | |
| JP2664911B2 (ja) | 半導体装置 | |
| US5046160A (en) | Masterslice integrated circuit device having an improved wiring structure | |
| JP2824329B2 (ja) | 可変容量ダイオード装置 | |
| TWI857265B (zh) | 半導體裝置及其製程 | |
| EP0240273A2 (en) | Programmable transistors | |
| JPH02135770A (ja) | 半導体集積回路 | |
| JP3138288B2 (ja) | 半導体装置 | |
| JP2501556B2 (ja) | 光センサおよびその製造方法 | |
| JPH02500068A (ja) | バイポーラ‐エピタキシヤル技術における高周波パワートランジスタ | |
| US5323056A (en) | Bipolar transistor with a particular emitter structure | |
| JP2587424B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH104100A (ja) | 電子部品 | |
| JPH05347356A (ja) | 半導体集積回路 | |
| JPH03217052A (ja) | 半導体保護回路装置 | |
| JPH0629466A (ja) | 半導体集積回路 |