JPH027459A - 半導体パッケージ - Google Patents

半導体パッケージ

Info

Publication number
JPH027459A
JPH027459A JP63157561A JP15756188A JPH027459A JP H027459 A JPH027459 A JP H027459A JP 63157561 A JP63157561 A JP 63157561A JP 15756188 A JP15756188 A JP 15756188A JP H027459 A JPH027459 A JP H027459A
Authority
JP
Japan
Prior art keywords
chip
capacitors
semiconductor
semiconductor chip
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63157561A
Other languages
English (en)
Inventor
Takaaki Nakada
孝明 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63157561A priority Critical patent/JPH027459A/ja
Publication of JPH027459A publication Critical patent/JPH027459A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体パッケージに関し、特に、リードフレ
ームを用いたプラスチックモールド封止によるパッケー
ジの補遺に関するものである。
従来の技術 従来、リードフレームを用いたプラスチックモールド封
止のパッケージは、１個の半導体チップをリードフレー
ムにマウントし、その半導体チップよりボンデングワイ
ヤによりリード部へ接続されていた。
発明が解決しようとする課題 しかしながら、広帯域増幅器等、アナログＩＣでは、そ
の回路中、又は入出力に比較的大容量のコンデンサを必
要とするが、半導体チップ上に大容量のコンデンサを形
成することは内錐であり、パッケージの外部にチップコ
ンデンサ等を用いて回路を構成していた。
本発明は従来の上記実情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記課題
を解決することを可能とした新規な半導体パッケージを
提供することにある。
発明の従来技術に対する相違点 上述した従来の半導体パッケージに対し１本発明は、チ
ップコンデンサをも半導体パッケージに内蔵するという
相違点を有する。
課題を解決するための手段 前記目的を達成する為に１本発明に係る半導体パッケー
ジは、リードフレーム上にチップコンデンサを搭載し、
半導体チップ上より前記チップコンデンサ上ヘボンデン
グワイヤで接続して構成される。
実施例 次に１本発明をその好ましい各実施例について図面を参
照して具体的に説明する。
第１図は本発明による第１の実施例を示し、プラスチッ
クモールド樹脂封入前のリードフレームの平面図である
。
第１図を参照するに、チップマウント部１１上へ半導体
チップ１２がマウントされ、２ＷＪ所のり−ド１３」二
へチップコンデンサ１４がマウントされ、それらのコン
デンサ１４は半導体チップ１２にボンデングワイヤ１５
にて接続されている。ここでチップコンデンサ１４は、
セラミックコンデンサ等、小型で比較的大容量を有する
ものであり、上面及び底面を電極としているものを使用
する。
本節１の実施例では、増幅器の入出力結合コンデンサあ
るいは高周波接地用コンデンサとしての利用に適してい
る。
第２図は本発明による第２の実施例を示し、プラスチッ
クモールド樹脂封入前のリードフレームの平面図である
。
第２図を参照するに、ここでは、チップコンデンサ１４
は、チップコンデンサマウント部１６上にマウントされ
て、それぞれに半導体チップ１２上よりボンデングワイ
ヤ１５により接続されている。
本節２の実施例は、多段増幅器の股間結合コンデンサ等
の利用に適したものである。
発明の詳細 な説明したように、本発明の半導体パッケージを使用す
ることで、プリント基板上への実装時に部品点数を減ら
すことが可能であり、また第２の実施例では、パッケー
ジのピン数を減らす効果もあり、パッケージのより小型
化が可能となる。
【図面の簡単な説明】
第１図は本発明による第１の実施例を示す平面図、第２
図は本発明による第２の実施例を示す平面図である。 １１、、、チップマウント部、１２．、、半導体チップ
、１３、、、リード部、１４．、、チップコンデンサ、
１５．、。 ボンデングワイヤ、　１６．、、チップコンデンサマウ
ント部

Claims (1)

    【特許請求の範囲】
  1. 　リードフレーム上にチップコンデンサを搭載し、半導
    体チップ上より直接前記チップコンデンサへボンデング
    ワイヤで接続したことを特徴とする半導体パッケージ。
JP63157561A 1988-06-24 1988-06-24 半導体パッケージ Pending JPH027459A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63157561A JPH027459A (ja) 1988-06-24 1988-06-24 半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63157561A JPH027459A (ja) 1988-06-24 1988-06-24 半導体パッケージ

Publications (1)

Publication Number Publication Date
JPH027459A true JPH027459A (ja) 1990-01-11

Family

ID=15652372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63157561A Pending JPH027459A (ja) 1988-06-24 1988-06-24 半導体パッケージ

Country Status (1)

Country Link
JP (1) JPH027459A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999034444A1 (en) * 1997-12-25 1999-07-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method for manufacturing the same
US6713836B2 (en) * 2001-06-22 2004-03-30 Advanced Semiconductor Engineering, Inc. Packaging structure integrating passive devices
JP2010135737A (ja) * 2008-10-30 2010-06-17 Denso Corp 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5856452B2 (ja) * 1979-05-21 1983-12-15 三菱電機株式会社 ヒュ−ズ動作検出装置
JPS5972757A (ja) * 1982-10-20 1984-04-24 Fujitsu Ltd 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5856452B2 (ja) * 1979-05-21 1983-12-15 三菱電機株式会社 ヒュ−ズ動作検出装置
JPS5972757A (ja) * 1982-10-20 1984-04-24 Fujitsu Ltd 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999034444A1 (en) * 1997-12-25 1999-07-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method for manufacturing the same
US6713836B2 (en) * 2001-06-22 2004-03-30 Advanced Semiconductor Engineering, Inc. Packaging structure integrating passive devices
JP2010135737A (ja) * 2008-10-30 2010-06-17 Denso Corp 半導体装置

Similar Documents

Publication Publication Date Title
US6376914B2 (en) Dual-die integrated circuit package
JPS61101067A (ja) メモリモジユ−ル
JPS61117858A (ja) 半導体装置
US6340839B1 (en) Hybrid integrated circuit
JP2560805B2 (ja) 半導体装置
JPS5972757A (ja) 半導体装置
JPH027459A (ja) 半導体パッケージ
JPS63132459A (ja) 容量内蔵半導体パツケ−ジ
US5719748A (en) Semiconductor package with a bridge for chip area connection
KR20020021102A (ko) 모듈 카드 및 그 제조 방법
JPS58130553A (ja) 半導体装置
JPH04144269A (ja) 混成集積回路装置
JPH04162657A (ja) 半導体装置用リードフレーム
CN201732781U (zh) 一种引线框架
JPH0382066A (ja) 半導体装置
JPS589585B2 (ja) デンシブヒンヨウリ−ドフレ−ム
JPH088359A (ja) 半導体集積回路装置
KR940008644Y1 (ko) 시스템 보드 레벨 패키지
MY106858A (en) Resin sealing type semiconductor device in which a very small semiconductor chip is sealed in package with resin.
JPH0360061A (ja) 集積回路パッケージ
JPH053284A (ja) 樹脂封止型半導体装置
JPS6169162A (ja) 半導体装置
JPH04127563A (ja) 半導体装置用パッケージ
JP2949951B2 (ja) 半導体装置
JPH11111910A (ja) マルチチップマウント半導体装置及びその製造方法