JPH027472A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は上部より電極板を接続する構成の半導体装置
に関するｂのである。

〔従来の技術〕

第２図は従来のゲートターンオフサイリスタ（ＧＴＯ）
を示す部分断面図である。同図において、１はｎベース
層であり、このｎベース層１の表面にｐベースＮ２．裏
面にｎエミツタ層３を形成している。

ｎベース層２の凸部上面上にｎエミツタ層４が形成され
、このｎエミツタ層４上にカソード電極５が形成される
ことで同図に示すようにカソード電極５が島状に配置さ
れることになる。また、ｎベース層２の凹部底面上にゲ
ート電１ｆｉ　６が、ｎエミツタ層３の裏面にアノード
電極７が各々オーミック接触して形成されており、ゲー
ト電極６が絶縁膜８で覆われている。

さらに島状のカソード電極５全てと硬質材料からなるカ
ソード電極板９を上部から電気的に接続している。

このように構成されたＧＴＯはｎエミツタ層３からｎエ
ミツタ層４へ流れている陽極電流をオフ状態にする動作
は、カソード電１ｉ５に対して負の電圧をゲート電極６
に与え、ｎベース層２中のキャリアをゲート電極６から
引き抜くことで行われる。

上記した陽極電流とｎベース層２中のキャリアをゲート
電極６から引き抜くゲート電流の比をターンオフゲイン
（Ｇ　　）と称し、このＧ。０は通常Ｏ ３〜５の値を示す。従って、カソード電極５とゲート電
極６の電位差が１５〜３０Ｖであるが、陽極電流が１０
００Ａ程度であれば、このＧＴＯをオフさせるためには
２００〜３４０Ａの大きなゲート電流を流すことになる
。

〔発明が解決しようとする課題〕

従来のＧＴＯは以上のように構成されており、絶縁膜８
によりカソード電極板９（カソード電極５）とゲート電
極６を絶縁していた。

しかしながら、製造工程中にシリコンの欠けた粒子ある
いは製造用部品等の金属片等の異物がゲート電極６上あ
るいは絶縁Ｉｌ！８上に付着する。さらに、カソード電
極５．ゲート電極６を形成する時における真空中のアル
ミニウム等の金属の蒸着の際、電極材料の大きい粒子（
絶縁Ｉｌｌ　８の厚さ程度以上）がゲート電極６上に付
着する。

このような場合、金属粒子あるいはシリコン粒子が絶縁
膜８を突き扱け、これらの粒子によりカソード電極板９
とゲート電極６が短絡される問題点があった。従って、
顕微鏡等による検査でこのような粒子を検出し、除去す
る作業が必要となり、製造工程が複雑化する。また、上
記した検査によっても粒子を検出しえない場合もあり、
上記したカソード電極板９とゲート電極６の短絡問題を
回避しえていない。

この発明は上記のような問題点を解決するためになされ
たもので、異なる電極間が短絡されることのない半導体
装置を得ることを目的とする。

〔課題を解決するための手段〕

この発明にかかる半導体装置は、複数の半導体層を積層
して形成された半導体チップであって、その最上層を形
成する最上部半導体層が前記半導体チップの上面の一部
分のみに突出形成されていることにより、前記半導体チ
ップの上面部が、前記突出形成による凸部と、前記凸部
の周辺部に相当する凹部とを有する半導体チップと、前
記四部の底面上に形成された第１の電極と、前記凸部の
上面上に形成された第２の電極と、前記第１と第２の電
極の上方に設けられ、前記第１と第２の電極の双方に対
向する広がりを持つとともに、前記第２の上面に固着さ
れることで前記第２の電極を介して前記最上部半導体層
に電気的に接続する電極板とを備えた半導体装置におい
て、前記電極板の下面のうち前記第１の電極に対向する
領域に、前記電極板の上面側に向って陥没する堀込みを
設けている。

〔作用〕

この発明における電極板は、その下面における第１の電
極領域に対向する領域に掘込みを設けているため、第１
の電極と電極板間に比較的大きな空間を形成することが
できる。

〔実施例〕

第１図はこの発明の一実施例であるＧＴＯを示す部分断
面図である。以下、同図を参照しつつ、１！Ｊ造方法を
説明する。

まず、シリコン基板であるｎベース層１の表裏面をガリ
ウム、ボロン等を用いて、ｐ型拡散を行い、ｎベース層
２及びｎエミツタ層３を形成する。

このｎベース層２表面上にリンを全面あるいは選択拡散
して約２０μｍの厚さのｎエミツタ層４を形成する。次
に、選択的にｎエミツタ層４と、ｎベース層２の一部を
エツチングすることで同図に示すように島状のｎエミツ
タ層４を突出形成する。この島状のｎエミツタ層４は約
５００μｍ間隔で並列に配置され、その幅は約２００μ
ｍである。そして、このｎエミツタ層４の突出形成によ
り、上記各半導体層１〜４よりなる半導体チップは、そ
の上面に凹部１０と凸部１１とを有することとなる。

次に、ｎエミツタ層３の裏面にはアルミニウムを蒸着す
ることでアノード電極７を形成し、このアノード電極７
の裏面にモリブデン板等の図示しない金属補強板を貼り
付ける。また、金属材料をρベース層２上及びｎエミツ
タ層４１全面に約１０μｍの厚さで蒸着し、写真製版で
一部除去することで、第１図に示すようにカソード電極
５を凸部１１の上面に、また、ゲート電極６を四部１゜
の底面上に、それぞれ形成する。このゲート電極６をポ
リイミド等を用いた厚さ３μｍの絶縁膜８で覆う。

そして、モリブデンよりなるカソード電極板９の裏面の
うち、ゲート電極６に対向すべき領域以外にマスクを施
し、硝酸等で約２００μｍエツチングし、掘込み部９ａ
を形成する。また、堀込み部９ａあるいは平面部９ｂに
対応するカソード電極板９の表面にマークを入れ、この
マークにより位置ズレすることなく平面部９ｂとカソー
ド電極５と貼り合せる。

このように製造されたＧＴＯのカソード電極板９は第１
図に示すようにゲート電極６とカソード電極５との双方
に対向する広がりを持つとともに、ゲート電極６上にお
いて、カソード電極板９の上面側に向って陥没する堀込
み部９ａを設けた構成となる。その結果、ゲート電極６
とカソード電極５との距離が２００μ而以−ヒとなり、
目視検出可能な金属粒子あるいはシリコン粒子がゲート
電極６あるいは絶縁膜８に付着した以外はゲート電極６
、カソード電極板９間が短絡することはない。

従って、顕微鏡を用いて金属粒子等を除去する工程は不
用となり、製造工程が簡略化され歩留まりの向上が図れ
る。

ざらに、この実施例に加え、カソード電極板９の堀込み
部９ａにエポキシ樹脂等、絶縁物質を流し込む、あるい
は吹き付ける等でカソード電極板９、ゲート電極６間を
充填することでゲート電極６とカソード電極板９との短
絡を完全になくすことが可能となり、絶縁Ｉｌ！８の形
成は不用となる。

〔発明の効果〕

以上説明したように、この発明によれば、電極板の下面
のうち第１の電極に対向する領域に堀込みを設けたため
、異なる電極間が短絡されることはない。

【図面の簡単な説明】

第１図はこの発明の一実施例であるＧＴＯを示す部分断
面図、第２図は従来のＧ、ＴＯを示す部分断面図である
。 図において、５はカソード電極、６はゲート電極、９は
カソード電極板、９ａは堀込み部である。 第１図 なお、各図中同一符号は同一または相当部分を示す。 第２図

Claims (1)

【特許請求の範囲】
1. （１）複数の半導体層を積層して形成された半導体チッ
   プであって、その最上層を形成する最上部半導体層が前
   記半導体チップの上面の一部分のみに突出形成されてい
   ることにより、前記半導体チップの上面部が、前記突出
   形成による凸部と、前記凸部の周辺部に相当する凹部と
   を有する半導体チップと、 前記凹部の底面上に形成された第１の電極と、前記凸部
   の上面上に形成された第２の電極と、前記第１と第２の
   電極の上方に設けられ、前記第１と第２の電極の双方に
   対向する広がりを持つとともに、前記第２の上面に固着
   されることで前記第２の電極を介して前記最上部半導体
   層に電気的に接続する電極板とを備えた半導体装置にお
   いて、 前記電極板の下面のうち前記第１の電極に対向する領域
   に、前記電極板の上面側に向って陥没する掘込みを設け
   たことを特徴とする半導体装置。