JPH02749B2 - - Google Patents

Description

【発明の詳細な説明】

「産業上の利用分野」 この発明は画像信号フイルタリング方法及び装
置、特にデイテール強調処理に用いるアンシシー
プ信号を得るための画像信号フイルタリング方法
及び装置に関するものである。 「従来例」 画素走査記録処理におけるデイテール強調処理
は、中心画素の画像信号であるシヤープ信号Ｓと
その周辺の複数の画素の画像信号を加算平均した
アンシヤープ信号ＵとからＳ＋Ｋ（Ｓ−Ｕ）（Ｋ：
係数）なる演算を行なうことによつて達成され
る。 このデイテール強調処理上必要なアンシヤープ
信号Ｕは、シヤープ信号Ｓを得るためのアパーチ
ヤより径の大きなアパーチヤを用いることによつ
て、光学的アナログ的に得ることができる。しか
しながらこの方法では、シヤープ信号Ｓを得るた
めの光学系とは別に、該アンシヤープ信号Ｕを得
るための光学系を必要とすること、及び入力画像
の種類（線画および階調をもつた画像）とか、複
製倍率とか網点複製時のスクリーン線数に応じて
シヤープ信号Ｓ用アパーチヤ径を変化させる必要
があり、それに対応させてアンシヤープ信号Ｕ用
アパーチヤ径を機械的に変化させる必要があつ
て、手間がかゝるとか、機械系が複数になる等の
難点がある。 上記アナログ式の欠点を解消する目的で、本願
出願人は特願昭54―82571号明細書において、デ
ジタル処理によるデイテール強調処理方法を開示
するとともに、特願昭58―14621号明細書におい
て、上記特願昭54―82571号明細書に開示した技
術の欠点を更に改良した方法を開示している。 すなわち、走査順に整列した任意の数の画素の
画像信号に対して、重み係数W₁〜W₁₅を掛け合
わせた後に加算平均する回路を用いたり、あるい
は２倍器と加算器を組合わせた回路を用いる方法
である。 しかしながらこの画像信号フイルタリング（ア
ンシヤープ信号Ｕ作成用）回路は、アンシヤープ
信号Ｕの径（物理的なマスクサイズ）の大きさに
応じた数の掛算器、又は加算器を用いているの
で、該径が大きくなるほど掛算器、又は加算器の
数が増大する欠点があり、また重み付けの係数を
変えるにあたり、各係数を変更するための回路が
個々に必要となる難点がある。 「問題点を解決するための手段」 本発明では上記問題点を解決するための手段と
して、たとえば主走査方向に光電走査して順次入
力される任意数の画素の画像信号のうち、主走査
方向あるいは副走査方向に連続する所要個の画素
の画像信号を加算して第１の画像信号列の和を求
め、前記所要個の画素に引続く連続した同数個の
画素の画像信号を加算して第２の画像信号列の和
を求め、前記第１の画像信号列の和と前記第２の
画像信号列の和とを累積加減算することによつ
て、主走査方向あるいは副走査方向（一次元）の
アンシヤープ信号を得ている。 また、たとえば主走査方向に光電走査して得た
主走査方向あるいは副走査方向に連続する所要個
の画素の画像信号列の和を求め、前記連続する所
要個の画素の前端あるいは後端のいずれか一方の
画素の画像信号を前記画像信号列を構成した画素
数と同数倍して積を求め、前記画像信号列の和と
前記その一端の画素の画像信号の積とを累積加減
算することによつて主走査方向あるいは副走査方
向（一次元）のアンシヤープ信号を得ている。 更に、前記主走査方向または副走査方向のうち
いずれか一方向（一次元）のアンシヤープ信号を
得た後、主走査方向または副走査方向のうちの他
方の方向に連続する所要個の前記一次元のアンシ
ヤープ信号を加算して第１のアンシヤープ信号列
の和を求め、前記所要個の一次元のアンシヤープ
信号に引続く連続した同数個の一次元のアンシヤ
ープ信号を加算して第２のアンシヤープ信号列の
和を求め、前記第１のアンシヤープ信号列の和と
前記第２のアンシヤープ信号列の和とを順次に第
２の累積加減算することによつて、２次元（主走
査方向および副走査方向）のアンシヤープ信号を
得ている。 尚、各画像信号に与えられるアンシヤープ信号
の重み係数Ｗはその信号の画素の位置を示す値
（ｌ）（両端から中心の画素に向つて順次大きくな
る数第１３図参照）に対してＷ∞lⁿなる関係を有
している。 「実施例」 まず最初にこの発明が適用される画像走査記録
装置について第１２図に基づいて簡単に説明する
と、原画ドラム４１に巻装された原画Ａは、走査
ヘツド４２により光電走査されて、赤（Ｒ）、緑
(G)、青(B)３色のアナログ色（電気）信号に変換さ
れる。 これらの信号は、Ａ／Ｄ変換器４３によつてデ
ジタル色信号に変換されて（あるいはＡ／Ｄ変換
器４３を経ないでアナログ信号のままで）、公知
の色演算器４４（デジタルまたはアナログ）にお
いて、色修正や階調修正がなされ、イエロー
（Ｙ）、マゼンタ（Ｍ）、シアン(C)、墨（Ｋ）の各
色版信号に変換される。なお、アナログ信号のま
まのときはこの後Ａ／Ｄ変換器４３を通してデジ
タル信号に変換する。 各色版信号は色選択器（多色同時出力処理、あ
るいは一色出力処理を制御する装置）４５におい
て、複製したい色版の信号が選択され、後述する
デイテール強調回路４６において鮮鋭度（デイテ
ール）強調処理され、網点発生器４７を経て露光
ヘツド４８より露光ドラム４９に巻装した感材Ｂ
を露光する。 上記各デジタル回路は、原画ドラム４１と露光
ドラム４９に、それぞれ設けたロータリーエンコ
ーダ５０，５１から同期制御部５２に入力するタ
イミングパルスにより作成され、同期制御器５２
から出力されるクロツクパルス等によつて、同期
制御される。デイテール強調回路４６には、下記
画像信号フイルタリング回路が内蔵されており、
アンシヤープ信号Ｕとシヤープ信号Ｓとでデイテ
ール強調処理を行なう。 次にこの発明に用いられるフイルタリング回路
に入力される画像信号ｄと、実際にフイルタリン
グ処理される画像信号の画素の位置を示す数ｌ、
更に上記フイルタリング回路に用いられるシフト
レジスタの各素子Ｖ（またはラインメモリＬ）に
付される符号について第１３図に定義をしてお
く。この発明では、前記色選択器より入力される
主走査方向又は副走査方向のどちらか一方又は両
方の（2k−１）個の画素の画像信号（dk〜ｄ−
ｋ＋２）に対してフイルタリング処理がなされ
る。従つて該（2k−１）個の画素の画像信号に
対して画素の位置番号ｌを付してある。しかしな
がら、該処理過程では、（2k＋１）個の画素の画
像信号が必要であるので、以下に記述するシフト
レジスタＶ及びラインメモリＬの各素子の位置に
は符号ｋ…１，０，−１，…，−ｋを付している。
但し符号ｋに対応する素子V_kあるいはラインメ
モリL_kは省略されることがある。 第１図は、一次元（主走査方向）の画像信号に
対してこの発明を適用した場合の画像信号フイル
タリング回路の一実施例を示すものである。 まず、ここに用いられている累積加減算回路
２，３，４は加算信号Ｐと減算信号Ｑ、更にレジ
スタ５，６，７に収納されているそれら加減算回
路の前回の演算結果（光電走査開始時点から現時
点の１クロツク前までの累積加減信号）Ｒとから
Ｐ−Ｑ＋Ｒなる累積加減算処理を行なう様にな
つている。（以後このような累積加減算処理を、
原則としてＲの記述を略省して信号Ｐと信号Ｑを
累積加減算すると、云う表現をする。） 尚、レジスタ５，６，７などシフトレジスタ１
など及び後述のラインメモリ１１，１５，１６，
１７などは、全て初期化のためのクリア機能を有
し、フイルタリング処理を行なう前に必ず初期化
されている。 そして（2k＋１）段の素子V_k、V_k-1…V₁、V₀
…V_-kを有するシフトレジスタ１には、たとえば
主走査方向の画像信号D_iが順次入力され、上記シ
フトレジスタ１の初段の素子V_kにロードされて
いる画像信号d_kが累積加減算回路２に加算信号と
して入力され、更に、上記シフトレジスタ１の素
子V₀にロードされている画像信号d₀（d_kよりｋ段
遅延している）は累積加減算回路２に減算信号と
して入力される一方、別の累積加減算回路３に加
算信号として入力される様になつている。 また該累積加減算器３にシフトレジスタ１の最
終段の素子V_-kにロードされた画像信号d_-k（d_kよ
り2k段遅延している）が減算信号として入力さ
れる。 累積加減算器２の出力信号U_1aは、末尾の第３
表１式に示すように、原画を光電走査して得られ
る主走査方向に連続する所要個（アンシヤープ信
号のマスクサイズの半径に相当）の画素の画像信
号を加算した和（第１の画像信号列の和）とな
り、次段の累積加減算器４に加算信号として入力
される。 他方累積加減算器３の出力信号U_1bは、第３表
２式に示すように、前記連続する所要個の画素に
引続く先行する連続した同数個（アンシヤープ信
号のマスクサイズの半径に相当）の画素の画像信
号を加算した和（第２の画像信号列の和）とな
り、次段の累積加減算器４に減算信号として入力
される。 以上の様に構成された回路の各累積加減算器
２，３，４の出力信号と、シフトレジスタ１にロ
ードされる信号との関係は第１表に詳しく示す通
りである。尚この第１表においては、（2k＋１）
段すなわちV_k〜V₁，V₀〜V_-kのシフトレジスタ
を用い、画像信号D₁は一旦シフトレジスタ１の
初段の素子V_kにロードされ累積加減算器２に入
力される様になつているが、第１図のシフトレジ
スタ１または相当品の初段の素子V_kに相当する
素子は都合により省略できる。

【表】

【表】 第１表からも明らかな様に、次段の累積加減算
器４からは第３表３式のようにシフトレジスタ１
の素子V_kにロードされている画像信号d_kから数
えて（2k−１）個目の画素までの画像信号に対
してＷ＝ｌ（１次関数）の重み係数が付された信
号の総和の信号U₂を得ることができ、従つて該
信号U₂をアンシヤープ信号Ｕとして、またシフ
トレジスタ１の素子V₁にロードされている画像
信号d₁（（2k−１）個の画素の中央の画素の画像
信号）をシヤープ信号Ｓとして用いることができ
る。 累積加減算器２，３，４に、加算すべき画像信
号を減算信号Ｑとして、また、減算すべき画像信
号を加算信号Ｐとして入力した場合、累積加減算
結果は本来必要な結果に対して、符号が反転（す
なわち−１倍）されたものとなり、２の補数（す
べてのビツトを反転して１を加える）をとれば本
来の結果が得られる。したがつて、実施例（第１
図２，３，４）において累積加減算処理の加算信
号と減算信号を入れ替えても後の処理次第で同様
のフイルタリング処理を行なうことが出来る。 第２図は第１図に示した回路の累積加減算器４
へ入力される信号のうち信号U_1aと信号U_1bとを
観察すると信号U_1bは信号U_1aよりｋ段だけ遅延
していて、かつ、第１図のシフトレジスタ１の素
子V₁を中心に対称な点に着目して累積加減算器
３をシフトレジスタ５′で置換した回路であり第
１図の回路の動作結果と第２図の回路の動作結果
とは実質的に同一である。 すなわち第１図に於ける（2K＋１）段のシフ
トレジスタ１の代りに（ｋ＋１）段のシフトレジ
スタ１′を用い、そしてレジスタ５の代りにｋ段
（S₀，S^- ₁，…，S_-k+2，S_-k+1）のシフトレジスタ
５′（このシフトレジスタの段数は、累積加減算
器２の加算入力信号と減算入力信号の２つの画素
の画像信号の間隔に原則として一致させる）を用
い累積加減算器２の出力信号（第１の画像信号列
の和）を該シフトレジスタ５′に順次入力し、該
シフトレジスタ５′の１段目の素子S₀の信号を累
積置（光電開始時点から現時点の１クロツク前ま
での累積加減算器２による累積加減算信号）とし
て累積加減算器２の加算入力端子に返し、更にシ
フトレジスタ５′の最終段の素子S_-k+1の出力信号
（第２の画像信号列の和）を累積加減算器４の減
算信号とするものである。その結果、累積加減算
器４から第１図に示したアンシヤープ信号U₂と
同じ信号U′₂を得ている。この回路は、回路構成
が簡単でありながら、第１図の回路と同じ動作を
するので大変有効である。 第１７図は、第１図あるいは第２図に示すよう
な主走査方向のアンシヤープ信号を得るため別の
実施例の回路図である。 この回路は、原画を光電走査し、得られる各々
の画像信号のうち主走査方向に連続する所要個
（たとえばｋ個）の画素の各々の画像信号を逐次
加算して、たとえば、第１の画像信号例の和を作
成する手段３００として、（ｋ−１）個の加算器
をツリー状に接続して構成したものである。その
動作を簡単に説明すると、ｋ段のシフトレジスタ
１に格納されている画像信号のうち、原則とし
て、各々隣接する２画素の画像信号をそれぞれ１
段目の加算器群で加算し、各々隣接する第１第目
の加算器群の出力信号同士をそれぞれ第２段目の
加算器群で加算し、各々隣接する第２段目の加算
器群の出力信号同士をそれぞれ第３段目の加算器
群で加算する動作を繰返して所要個の画素の画像
信号の総和を求める。 次に前記所要個の画素に引続く主走査方向に連
続する所要個（たとえばｋ個）の画素の画像信号
を、第１の画像信号列の和を作成する手段３００
と同一構成の第２の画像信号列の和を作成する手
段３０１により、第２の画像信号列の和を求め
る。このようにして得た第１の画像信号列の和と
第２の画像信号列の和とを累積加減算器４で累積
加減算することによつて所望のアンシヤープ信号
U₂を得る。なお、第１図、第２図、第３図、第
４図、第５図、第６図、第７図、第８図、第９
図、第１１図の点線で囲んだ部分は、第１７図で
説明した複数の加算器をツリー状に接続した第１
の画像信号列の和を作る手段３００あるいは第２
の画像信号列の和を作る手段３０１で置き換える
ことができる。 第３図は、一次元（主走査方向）のアンシヤー
プ信号の後半分を作成するための実施例の回路図
である。原画を光電走査して得られる画像信号d_i
を順次シフトレジスタ１′に入力し、所望のアン
シヤープ信号の半径に相当する画素数だけ間隔を
おいた２画素の画像信号（シフトレジスタ１′の
初段V_kと終段V₀からの画像信号）を累積加減算
器２で累積加減算する。累積加減算器２の出力信
号とシフトレジスタ１′の終段V₀からの像信号を
乗算器２３により所要(k)倍に乗算した信号とを、
累積加減算することにより一次元のアンシヤープ
信号の後半分が作成される。なお、こゝで述べた
乗算器の乗算係数ｋは、累積加減算器２が累積加
減算する２画素の間隔(k)と同一とする。 第４図は、一次元のアンシヤープ信号の前半分
を作成するための実施例の回路図である。第３図
と第４図の相違点は、累積加減算器４の入力端子
において、累積加減算器２の出力信号を減算入力
とし、乗算器２３の出力信号を加算入力とした点
である。 第３図と第４図の回路図から完全なアンシヤー
プ信号を得るには、一方の画像信号のタイミング
を調整し（前半分のアンシヤープ信号と後半分の
アンシヤープ信号とが丁度結合するように、たと
えば、第３図のシフトレジスタ１′の後に、第４
図のシフトレジスタ１′を結合し、第３図のシフ
トレジスタ１′の終段の素子V₀と第４図のシフト
レジスタ１′の初段の素子V_kを同一素子にするな
ど）してから、両出力を加算器（図示を略）で加
算すればよい。 なお、第３図および第４図において、シフトレ
ジスタ１′を複数のラインメモリ（各々一本の走
査線の画像信号を記憶できる）に置き換えて、副
走査方向に連続する画像信号列の和（第１の画像
信号列の和）を求め、レジスタ５及び７を一本の
走査線の画像信号を記憶できるラインメモリに置
き換えることにより、副走査方向のアンシヤープ
信号を得ることもできる。 第５図は、アンシヤ
ープ信号を作成するための別の実施例の回路図で
ある。この回路図において第３図と同一部分につ
いては説明を省略し、異なる部分のみを説明す
る。 この回路においては、第３図に示したと同じ構
成でまず一次元（主走査方向）のアンシヤープ信
号の後半分に対応する信号を累積加減算器４から
得ておき、次に累積加減算器２の累積加減算信号
を乗算器２３に入力し、所望倍率のｋ（累積加減
算器２で累積加減算する２画素間の間隔ｋと等し
い）倍した信号から、累積加減算器４の出力信号
を減算器２１０で減算することによつて一次元
（主走査方向）のアンシヤープ信号の前半分に対
応する信号を得、更に減算器２１０の出力をｋ段
のシフトレジスタ２１１で遅延することによつて
上記アンシヤープ信号の後半分の信号と前半分の
信号のタイミングを調整し、加算器２１２で累積
加減算器４の出力信号とシフトレジスタ２１１の
最終段からの出力信号を加算器２１２で加算する
ことによりアンシヤープ信号が得られる。 第１８図は、第１７図の基本構成で、副走査方
向のアンシヤープ信号を得るための実施例の回路
図である。 この回路は、原画を光電走査して得られる各々
の画像信号を、複数の走査線の画像信号を記憶で
きるラインメモリ１１に順次記憶して、副走査方
向に隣接した連続する所要個（たとえばｋ個）の
画素の画像信号を加算して、たとえば、第１の画
像信号列の和を作成する手段３００として（ｋ＋
１）個の加算器をツリー状に接続したものであ
る。 次に、前記所要個の画素に引続く副走査方向に
連続する所要個（たとえばｋ個）の画素の画像信
号を、第１の画像信号列の和を作成する手段３０
０と同一構成の第２の画像信号列の和を作成する
手段３０１により、第２の画像信号列の和を求め
る。このようにして得た第１の画像信号列の和と
第２の画像信号列の和とを累積加減算器４ａで累
積加減算することによつて所望のアンシヤープ信
号U_8aを得る。 第６図は、この発明を二次元（主走査方向およ
び副走査方向）の画素の画像信号に対して適用す
る場合の画像信号フイルタリング回路を示すもの
であり、第１図に示した回路と略同じ回路を直列
に２層重ねた構成としている。 第１層目は副走査方向のアンシヤープ信号を得
るもので前述（2k＋１）段のシフトレジスタ１
に代えて（2k＋１）本の１走査線分の画像信号
を記憶できるラインメモリ１１（L_k，L_k-1…L₁，
L₀，L_-1…L_-k）（又は１走査線分の画素の画像信
号を記憶できるシフトレジスタ）を用い、更に１
段のレジスタ５，６，７の代りに１走査線分の画
像信号を記憶できるラインメモリ１５，１６，１
７（又はラインシフトレジスタ）を用いている。 そして、上記各ラインメモリ１１に、光電走査
して得られる複数の走査線分の画像信号を順次記
憶し、各々副走査方向に連続した所要個の画素の
画像信号列の和（第１の画像信号列の和）を求め
るため、第１番目のラインメモリL_kの出力信号
と第（ｋ＋１）番目のラインメモリL₀の出力信
号と（すなわち、ｋ本の走査線分の間隔を有する
２画素の画像信号）を、累積加減算器２ａで累積
加減算し、次に前記所要個の画素に引続く副走査
方向に連続した同数個の画素の画像信号列の和
（第２の画像信号列の和）を求めるために、第
（ｋ＋１）番目のラインメモリL₀の出力信号と第
（2k＋１）番目のラインメモリL_-kの出力信号と
（すなわち、前記ｋ本の走査線に引続くｋ本の走
査線分の間隔を有する２画素の画像信号）を累積
加減算器３ａで累積加減算し、求めた第１の画像
信号列の和と、第２の画像信号列の和とを累積加
減算器４ａで累積加減算することによつて、第１
表（第１表は、主走査方向について示したもので
あるが、これを副走査方向に連続した画像信号に
適用したもの）に示した重み付けを有するアンシ
ヤープ信号U_8aを得て、下層の（2k＋１）段のシ
フトレジスタ１ｂに順次記憶する。 シフトレジスタ１ｂの各素子に記憶される各々
の信号の重み付けの状態を周囲の各々の画素の信
号を集合して判り易く図示すると第１０図ａの様
になる。この様にしてシフトレジスタ１ｂの各素
子に記憶された一次元の重み付けされたアンシヤ
ープ信号に対して前記第１図と同様の処理を行な
うことによつて、累積加減算器４ｂから順次得ら
れる２次元の重み付けを有するアンシヤープ信号
のうちからたとえば（2k−１）×（2k−１）個の
画像信号に対して第１０図ｂに示す様に主副両走
査方向に三角（ピラミツドに似た）形状の重み係
数を付した信号の総和の信号U_3b（アンシヤープ
信号）を得ることができる様になつている。な
お、画像フイルタリング処理を行なう主走査方向
の画素の数と副走査方向の画素の数とは、原則と
して一致させるが、異ならせてもよい。 第７図は、第６図の処理の順序を逆にして、主
走査方向の処理を先にして、副走査方向の処理を
後にした実施例の回路図である。その動作は原画
を光電走査して得られる画像信号を順次シフトレ
ジスタ１ｂに入力し、アンシヤープ信号の半径に
相当する画素数だけの間隔を有する２組の２画素
の画像信号を取出し、シフトレジスタ１ｂの後段
の２画素の画像信号（後に光電走査したもの）を
累積加減算器２ｂに入力して累積加減算し、それ
と同時に前段の２画素の画像信号（先に光電走査
したもの）を累積加減算器３ｂに入力し累積加減
算する。両累積加減算器２ｂ，３ｂの各出力信号
を累積加減算器４ｂで累積加減算して主走査方向
（一次元）の重み付けを有する各画素ごとのアン
シヤープ信号を得る。 次に累積加減算器４ｂの出力を（2k＋１）本
の一走査線分の画像信号を記憶できるラインメモ
リ又はシフトレジスタ１１に入力し、第１番目の
ラインメモリL_kの出力信号と（ｋ＋１）番目の
ラインメモリL₀の出力信号と（すなわち、ｋ本
のラインメモリ間の２画素の一次元のアンシヤー
プ信号）を累積加減算器２ａにより累積加減算す
る。一方この動作と並行して（ｋ＋１）番目のラ
インメモリL₀の出力信号（一次元のアンシヤー
プ信号）と（2k＋１）番目のラインメモリL_-kの
出力信号（一次元のアンシヤープ信号）と（すな
わち前記２画素の一次元のアンシヤープ信号から
副走査方向へそれぞれｋ本の走査線分遅延した２
画素の一次元のアンシヤープ信号）を累積加減算
器４ａにより累積加減算することによつて主走査
方向および副走査方向（２次元）の重み付けを有
するアンシヤープ信号を得る。なお、累積加減算
器２ａ，３ａ，４ａにより、副走査方向の２画素
の一次元のアンシヤープ信号を累積加減算する場
合は、光電走査開始時点から現時点の１クロツク
前までの各累積加減算信号を記憶する記憶手段１
５，１６，１７は、それぞれ１段の記憶手段でな
く、１本又は複数本の走査線分の画像信号を記憶
できる容量を持つ点が異る。 第８図は、第２図の構成に基づく主走査方向副
走査方向（２次元）のアンシヤープ信号を得るた
めの実施例の回路図である。 原画を光電走査して得られる画像信号D_iを、
（ｋ＋１）本のラインメモリ２００に順次入力し
て、第１番目のラインメモリL_kの出力信号と、
第（ｋ＋１）番目のラインメモリL₀の出力信号
と（すなわち、副走査方向にｋ本の走査線分の間
隔をもつ２画素の画像信号）を累積加減算器、２
０１により第１の累積加減算する。その累積加減
算信号と、その累積加減算信号をラインメモリ２
０３により副走査方向にｋ本遅延した信号とを、
累積加減算器２０２により累積加減算して各画素
ごとの副走査方向（一次元）のアンシヤープ信号
を得る。なお、累積加減算器２０１，２０２では
光電走査開始時点から現時点の１クロツク前まで
の各累積加減算信号を記憶する記憶手段として
は、１本又は複数本の走査線分の画像信号を記憶
できるラインメモリ又は、シフトレジスタ２０
３，２０４を用いる。 累積加減算器２０２の出力信号（副走査方向に
重み付けを有する各画素ごとのアンシヤープ信
号）（ｋ＋１）段のシフトレジスタ１′に順次入力
して、所要（ｋ個）画素数の間隔を有する２つの
累積加減算信号を累積加減算器２により累積加減
算する。 その累積加減算信号と、その累積加減算信号を
ｋ段のシフトレジスタ５′で遅延した信号とを、
累積加減算器４で累積加減算することにより主走
査方向のアンシヤープ信号を得、主走査方向およ
び副走査方向（２次元）のアンシヤープ信号を得
るものである。 第９図は同じく第２図の構成に基づく２次元の
アンシヤープ信号を得るための実施例の回路図で
あり、第８図とは処理の順序を逆とし、主走査方
向の処理をした後、副走査方向の処理を行なうも
のである。 原画を光電走査して得られる画像信号D_iを（ｋ
＋１）段のシフトレジスタ１′に順次入力して、
シフトレジスタ１′の初段と終段の素子から画像
信号を取出し、ｋ個の画素の間隔を有する２画素
の画像信号を累積加減算器２で累積加減算する。
その累積加減算信号と、その累積加減算信号をｋ
段のシフトレジスタ５′で遅延した信号とを、累
積加減算器４で累積加減算して、主走査方向（１
次元）の重み付けを有する各画素ごとのアンシヤ
ープ信号を得る。 その累積加減算（一次元のアンシヤープ）信号
を（ｋ＋１）本のラインメモリ２００に順次入力
し、第１番目のラインメモリL_kの出力信号と第
（ｋ＋１）番目のラインメモリL₀の出力信号（す
なわち、所要のｋ本の走査線分の間隔を有する２
画素のアンシヤープ信号）とを累積加減算器２０
１で累積加減算する。その累積加減算信号と、そ
の信号をｋ本のラインメモリ２０３で副走査方向
に遅延した信号とを、累積加減算器２０２で累積
加減算することによつて主走査方向および副走査
方向（２次元）の重み付けされたアンシヤープ信
号を得るものである。 なお、第１図の構成と第２図の構成（一次元の
処理）を組合わせて、２次元のアンシヤープ信号
を作ることもできる。 第１１図は、重み係数が画像信号の位置（ｌ）
（両端からｋ番目の画素の画像信号に向つて順次
大きくなる数）に対して、関数Ｗ＝l²（２次関数）
の重み係数を得るため累積加減算処理を３段とし
た画像信号フイルタリング回路である。１段目の
累積加減算処理２２ａ，２２ｂは第１図に示した
処理と同じであるので説明を省略する。第２段目
の累積加減算処理は累積加減算器２４ａと２４ｂ
とで行なわれる。すなわち、累積加減算器２４ａ
では、１段目の累積加減算器２２ａから得られる
信号を累積加算し、その信号からシフトレジスタ
２１の素子V₀にロードされている画像信号d₀に
ｋを掛け合わせた信号（kd₀）を累積減算してい
る。また累積加減算器２４ｂでは、累積加減算器
２２ｂから得られる信号を累積減算し、その信号
に前述の信号kd₀を加算しており、その結果累積
加減算器２４ａからは第３表４式に示すようにシ
フトレジスタ２１の素子V_kから素子V₁にロード
された画像信号（d_k〜d₁）に対してＷ＝ｌなる重
みづけをした総和U_4aを得ることができ、加算器
２４ｂからは第３表(5)式に示すようにシフトレジ
スタ２１の素子V₀から素子V_-k+1にロードされた
画像信号（d₀〜d_-k+1）に対してＷ＝ｌ＋１なる
重みづけをした総和U_4bを得ることができる。そ
れぞれの総和U_4aとU_4bはシフトレジスタの素子
V₀にある画素の画像信号d₀に対して、左右対称
となつている。したがつて、この性質を利用して
総和U_4bは、他の回路構成によつて作ることもで
きる（第５図参照）。 この様にして累積加減算器２４ａ，２４ｂから
得られた２つの出力信号は、掛算器２８ａ，２８
ｂで２倍され、更に減算器２９ａ，２９ｂで第３
表(6)式、(7)式に示すような上記２倍された信号か
ら第１段目の累積加減算処理の結果得られた信号
を減算してそれぞれＷ＝2l−１、Ｗ＝2l＋１なる
重み付けをした画像信号の総和U_5a，U_5bを得る。
次に減算器２９ａの出力値U_5aを３段目の累積加
減算器３０に加算信号として、また減算器２９ｂ
の出力信号U_5bを、該累積加減算器３０に減算信
号として入力する。 ここで累積加減算器３０は第２表に示す様な信
号を順次出力するので結果として第３表８式に示
すようにシフトレジスタ２１の各素子V_k…V₁，
V₀…V_-k+2にロードされている画像信号d_k…d₁，
d₀，…d_-k+2に対してＷ＝l²（２次関数）なる重み
を付した信号の総和の信号（アンシヤープ信号
U₆を得ることができる。

【表】 さらに、上記構成に対して次記の構成を附加す
ることにより、負の勾配を有する２次関数である
重み付けが可能となる。すなわち、累積加減算器
２４ｂの出力から、初段の累積加減算器２２ｂか
ら得られた信号を減算器３３で減算し、この信号
と累積加減算器２４ａの出力信号を加算器３４で
加え合わせると、第１図の回路で得られたと同じ
信号U″₂を得ることができる。該信号U₂を更に掛
算器３５で2k倍した信号から、減算器３２で前
述累積加減算器３０の出力信号U₆を減じると第
３表(9)式に示すようなＷ＝ｌ（2k−ｌ）（負の勾
配をもつ２次関数）なる重み係数を付した信号の
総和の信号U₇をアンシヤープ信号Ｕとして得る
ことができる。 第１５図は、この様にして得られるアンシヤー
プ信号Ｕの径（マスク寸法）を製版条件（たとえ
ば、文字図形等の線画に対しては小寸法のマスク
を画像に対しては比較的大寸法のマスクを用い
る）に応じて変化させるため、演算する画素数を
変更することができる第１図と同じフイルタリン
グ回路の一例を示すものである。2k＋１段（V_k
…V₁，V₀…V_-kただし初段の素子V_kは省略する
ことができる）のシフトレジスタ１の中央の素子
V₀に対称な位置にある素子からセレクタ、マル
チプレクサ等のスイツチング手段２１２，２１３
を介して累積加減算器２の加算信号、及び累積加
減算器３への入力信号の画素の位置が切換えでき
る様にしてある。 この時複製条件（倍率、スクリーン線数、原稿
の種類など）が入力されると、アンシヤープ信号
Ｕを形成する画素数（マスクサイズ）を決定する
ため、サイズ指定レジスタ（１種のデコーダ）２
１１は、スイツチング手段２１２，２１３に対し
てシフトレジスタ１のどの段からの画像信号を、
累積加減算器２，３に入力するかを指定する信号
を与える。 第１６図は、アンシヤープ信号Ｕの径を製版条
件に応じて変化させるため演算すべき画素数を変
更することのできる実施例の回路図であつて、第
２図の基本構成に従つている。この場合、サイズ
指定レジスタ２１１は、製版条件に応じてスイツ
チング手段２１４に対してシフトレジスタ５′の
どの段からの画像信号を、累積加減算器４に入力
するかを指定する信号を与える 第１４図は、累積加減算器（２，３，４…）と
周辺回路の１具体例を示す図である。１００〜１
０７はインバータ、１０８〜１１３は加算器でた
とえばTI社製74LS83Aや74LS283などのICを使
用する。このICは、C₀端子をローレベルとする
と２組の入力端子A₁〜A₄とB₁〜B₄に入つてくる
２組の入力データの内の対をなすデータ同士の加
算器となり、C₀端子をハイレベルとし、かつ２
組の入力データのうち一方を反転して入力すると
それらの間で対をなすデータ間の減算器となるも
ので、加算または減算された結果データほ出力端
子Σ₀〜Σ₄C₄から出力される。インバータ１００
〜１０７と加算器（１０８〜１１３）を図のよう
に接続し、その出力をＤフリツプフロツプ１１４
で一時記憶することにより１クロツク分遅延し
て、加算器１０８〜１１０の一方の入力端子B₁
〜B₄に入力してある。 その動作は、Ｄフリツプフロツプ１１４に一時
記憶した１クロツク前の１組の信号Rt＝０と、
現在クロツクの１組の信号Ｐとを加算器（１０８
〜１１０）で対をなす信号同士間で加算し、その
結果から現在クロツクのいま１組の信号Ｑを加算
器（１１１〜１１３）で対をなす信号同士間で減
算するものである。したがつて、Ｄフリツプフロ
ツプ１１４には、加減算した累積値が一時記憶さ
れる。

【表】 「発明の効果」 以上記述したように、この発明（主として第１
図および第２図の基本構成）は、記憶手段と累積
加減算器とから成立つているので回路構成が簡単
で、かつ、高価な掛算器を必要としないので、主
走査方向、副走査方向あるいは主副両走査方向の
アンシヤープ信号を安価に作成できる特徴を有す
る。第３図〜第５図の基本構成においても、回路
構成が比較的簡単で、かつ、高価な掛算器を少数
しか必要としない特徴を有する。第１７図の基本
構成においても第２図の基本構成を適用すれば、
ツリー状に接続した加算器が１組でよいし、か
つ、高価な掛算器を必要としない特徴を有する。 また、回路構成を大幅に変えることなく、累積
加減算する２画素の画像信号の間隔を可変する
（複数個の画素の画像信号の総和を求める場合、
画素数を必要に応じて可変する）ことによりアン
シヤープ信号のマスク寸法を容易に可変できるの
で、このような回路を複数個設ける必要がない。 更に、累積加減算処理の段数を変えることによ
つて、画像信号の位置を示す数ｌに対して任意の
有理整関数となる重み付けを行なうことができ
る。

【図面の簡単な説明】

第１図、第２図、第３図、第４図および第５図
は、一次元（主走査方向）の画像信号に対してこ
の発明を実施するための装置の一例の回路図、第
６図、第７図、第８図および第９図は、二次元の
画像信号に対してこの発明を実施するための装置
の一例を回路図、第１０図は二次元の画像信号へ
の重み付けを行なう過程を判り易く示す概念図、
第１１図は２次関数の重み付けを有するアンシヤ
ープ信号を得るための実施例の回路図、第１２図
はこの発明が適用される画像走査記録装置を示す
ブロツク回路図、第１３図は符号の定義図、第１
４図は累積加減算器の１具体例を示す図、第１５
図および１６図はアンシヤープ信号の径を可変す
るため演算処理する画素の間隔を可変するための
実施例の回路図、第１７図は主走査方向のアンシ
ヤープ信号を得るための実施例の回路図、第１８
図は副走査方向のアンシヤープ信号を得るための
実施例の回路図である。 図において、１，１′，１ｂ…シフトレジスタ、
２，３，４…累積加減算器、２ａ，２ｂ，３ａ，
３ｂ，４ａ，４ｂ…累積加算器、５，６，７…レ
ジスタ、５′…シフトレジスタ、１１…ラインメ
モリ又はシフトレジスタ、１５，１６，１７…ラ
インメモリ又はシフトレジスタ、２３…掛算器、
３００，３０１…複数の加算器をツリー状に接続
した加算回路。

Claims (1)

1. 【特許請求の範囲】 １ 原画を光電走査して得た主走査方向または副
   走査方向に連続する所要個の画素の画像信号を加
   算して第１の画像信号列の和を求め、前記連続す
   る所要個の画素の前端あるいは後端のいずれか一
   方の画素の画像信号を前記第１の画像信号列を構
   成した画素数と同数倍して積を求め、前記第１の
   画像信号列の和と前記その一端の画素の画像信号
   の積とを順次に累積加減算することによつてアン
   シヤープ信号を得る画像信号フイルタリング方
   法。 ２ 主走査方向または副走査方向に連続する画素
   の画像信号のうち所要の間隔を有する２画素の画
   像信号を累積加減算することによつて、第１の画
   像信号列の和を求める特許請求の範囲第１項記載
   の画像信号フイルタリング方法。 ３ 主走査方向または副走査方向に連続する所要
   個の画素の画像信号を複数個の加算器で順次加算
   することによつて、第１の画像信号の和を求める
   特許請求の範囲第１項記載の画像信号フイルタリ
   ング方法。 ４ 原画を光電走査して得た主走査方向または副
   走査方向に連続する所要個の画素の画像信号を加
   算して第１の画像信号列の和を求める手段と、前
   記連続する所要個の画素の前端あるいは後端のい
   ずれか一方の画素の画像信号を前記第１の画像信
   号列の和を構成する画素と同数倍して積を求める
   乗算器と、前記第１の画像信号列の和と前記その
   一端の画素の画像信号の積とを累積加減算する累
   積加減算器とから成るアンシヤープ信号を得る画
   像信号フイルタリング装置。 ５ 主走査方向または副走査方向に連続する画素
   の画像信号のうち所要の間隔を有する２画素の画
   像信号を累積加減算する累積加減算器により、第
   １の画像信号列の和を求める手段を構成する特許
   請求の範囲第４項記載のアンシヤープ信号を得る
   ための画像信号フイルタリング装置。 ６ 主走査方向または副走査方向に連続する所要
   個の画素の画像信号を逐次加算する複数個の加算
   器により、第１の画像信号列の和を求める手段を
   構成する特許請求の範囲第４項記載のアンシヤー
   プ信号を得るための画像信号フイルタリング装
   置。