JPH027555A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH027555A JPH027555A JP63158802A JP15880288A JPH027555A JP H027555 A JPH027555 A JP H027555A JP 63158802 A JP63158802 A JP 63158802A JP 15880288 A JP15880288 A JP 15880288A JP H027555 A JPH027555 A JP H027555A
- Authority
- JP
- Japan
- Prior art keywords
- channel mos
- phosphorus
- diffusion layer
- transistor
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 21
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 14
- 229910052698 phosphorus Inorganic materials 0.000 claims description 14
- 239000011574 phosphorus Substances 0.000 claims description 14
- 230000002093 peripheral effect Effects 0.000 claims description 11
- 229910052785 arsenic Inorganic materials 0.000 claims description 10
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 7
- 230000005611 electricity Effects 0.000 description 7
- 230000003068 static effect Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- -1 arsenic ions Chemical class 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、半導体基板上に形成された、少なくともＮチ
ャンネルＭＯＳ型トランジスタを含んで構成される内部
回路と、外部からの過大な静電気などのサージ入力に対
して内部回路を保護するための周辺回路の構造、とくに
ＮチャンネルＭＯＳ型トランジスタのドレイン構造に関
する。
ャンネルＭＯＳ型トランジスタを含んで構成される内部
回路と、外部からの過大な静電気などのサージ入力に対
して内部回路を保護するための周辺回路の構造、とくに
ＮチャンネルＭＯＳ型トランジスタのドレイン構造に関
する。
本発明は、内部回路を構成するＮチャンネルＭＯＳ型ト
ランジスタのドレインについては、ヒ素とリンにより構
成し、周辺回路のＮチャンネルＭＯＳ型トランジスタに
ついてはリンのみにより構成することにより、静電気な
どの外部からのサージ入力に対する保護効果の増大を計
る様にしたものである。 ［従来の技術］ 従来の静電気などの外部からのサージ入力に対する保護
としては、ポンディングパッド部と内部回路との間に、
拡散抵抗やＰＯＬＹ−５ｉ抵抗などの各種の抵抗や、ダ
イオード、トランジスタなどを組み合わせて保護回路を
構成し、保護していた。 ［発明が解決しようとする課顕） 近年、トランジスタの微細化が進んで来ておリ、トラン
ジスタの構造としても、ホットキャリア対策として、例
えばドレイン拡散層がヒ素の高濃度拡散層とリンによる
低濃度拡散層により構成されたＬＤＤ （Ｌｉｇｈｔｌ
ｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造や、ヒ素とリン
の拡散係数の違いを利用して低濃度領域を設ける２重拡
散構造が、２ｇｍ以下のトランジスタチャンネル長から
積極的に採用されて来ている。このようにトランジスタ
の微細化が進み、低濃度領域をもったドレイン構造にな
ってくると、チャンネル長の減少とあいまって、トラン
ジスタ自体のサージ入力に対する破壊強度は著しく弱く
なるため、従来の技術ではサージ入力に対する保護効果
が十分でなくなってくる。特に、トランジスタのドレイ
ンが直接、ポンディングパッドに繋がれるような出力端
子についてはトランジスタ自体のサージ耐量が、出力端
子のサージ耐量となるため、トランジスタの微細化によ
るトランジスタのサージ耐量の低下の影響を大きく受け
てしまうという課題を有する。そこで本発明はこのよう
な課題を解決するもので、その目的とする所は、トラン
ジスタを微細化しても十分な保護効果をもった半導体装
置を提供する所にある。 〔課題を解決するための手段〕 本発明の半導体装置は、内部回路のＮチャンネルＭＯＳ
型トランジスタのドレイン拡散層がヒ素、及びリンによ
り形成し、周辺回路のＮチャンネルＭＯＳ型トランジス
タなＰのみで構成したことを特徴とする。 〔実 施 例〕 第１図は１本発明の半導体装置の一実施例に於ける主要
断面図である。以下、第１図に従い、本発明の半導体装
置を説明する。 ここでは、基板として、Ｐ基板を用い、ドレインの構造
としてはヒ素とリンの２重拡散構造について説明する。 １０１はＰ型のＳｉ基板であり、例えば、比抵抗として
ｌＯΩ・ｃｍの基板を使う、１０２は周辺回路を構成す
るＮチャンネルＭＯＳ型トランジスタであり、１０３は
内部回路を構成するＮチャンネルＭＯＳ型トランジスタ
である。１０４はゲートとなる、例えばＰｏ １ ｙＳ
ｉ電極である。 １０５は内部回路のＮチャンネルＭＯＳ型トランジスタ
のドレインを構成する高濃度拡散層であり、例えば、ヒ
素を４Ｅ１５ｃｍ−２イオン注入することにより形成す
る。１０６は内部回路のＮチャンネルＭＯＳ型トランジ
スタのドレインとなる低濃度拡散層であり、例えばリン
をＩＥ１４ｃｍ−２、イオン注入することにより形成す
る。１０７は周辺回路のＮチャンネルＭＯＳ型トランジ
スタのトレインとなる高濃度拡散層であり、リンを例え
ば４Ｅ１５ｃｍ−２、イオン注入することにより形成す
る１本発明の構造によれば、内部回路のＮチャンネルＭ
ＯＳ型トランジスタについては２重拡散構造となってい
るため、ホットキャリアによる劣化なしに短チャンネル
化が計れる。これに対し、静電気が印加される周辺回路
のＮチャンネルＭＯＳ型トランジスタについてはドレイ
ン拡散層がリンによる拡散層となっているために、静電
気耐圧は大きい。 第２図には、本発明による静電気耐圧の向上の結果を示
す０周辺回路のＮチャンネルＭＯＳ型トランジスタを２
重拡散構造で形成した場合には、２００ｐＦ、０Ωの条
件で２５０Ｖ前後なのに対し、本発明の構造では、約５
５０Ｖの静電気耐圧が得られている。 以上の説明においては２重拡散構造のＮチャンネルＭＯ
Ｓ型トランジスタについて説明したが、ＬＤＤ構造のＮ
チャンネルＭＯＳ型トランジスタにおいても同様な結果
が得られており、本発明が適用出来ることは言うまでも
ない、また、ＮチャンネルＭＯＳ型トランジスタとＰチ
ャンネルＭＯ８型トランジスタで構成される相補型半導
体装置や、バイポーラトランジスタなどとＮチャンネル
ＭＯＳ型トランジスタで構成される半導体装置について
も適用出来ることは言うまでもない。 〔発明の効果〕 以上述べてきた様に本発明の半導体装置によれば、内部
回路のＮチャンネルＭＯＳ型トランジスタのドレイン拡
散層がヒ素、及びリンにより形成し５周辺回路のＮチャ
ンネルＭＯＳ型トランジスタがＰのみで構成することに
より、静電気などの外部からのサージ入力に対する保護
効果の増大を計れるという効果を有する。
ランジスタのドレインについては、ヒ素とリンにより構
成し、周辺回路のＮチャンネルＭＯＳ型トランジスタに
ついてはリンのみにより構成することにより、静電気な
どの外部からのサージ入力に対する保護効果の増大を計
る様にしたものである。 ［従来の技術］ 従来の静電気などの外部からのサージ入力に対する保護
としては、ポンディングパッド部と内部回路との間に、
拡散抵抗やＰＯＬＹ−５ｉ抵抗などの各種の抵抗や、ダ
イオード、トランジスタなどを組み合わせて保護回路を
構成し、保護していた。 ［発明が解決しようとする課顕） 近年、トランジスタの微細化が進んで来ておリ、トラン
ジスタの構造としても、ホットキャリア対策として、例
えばドレイン拡散層がヒ素の高濃度拡散層とリンによる
低濃度拡散層により構成されたＬＤＤ （Ｌｉｇｈｔｌ
ｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造や、ヒ素とリン
の拡散係数の違いを利用して低濃度領域を設ける２重拡
散構造が、２ｇｍ以下のトランジスタチャンネル長から
積極的に採用されて来ている。このようにトランジスタ
の微細化が進み、低濃度領域をもったドレイン構造にな
ってくると、チャンネル長の減少とあいまって、トラン
ジスタ自体のサージ入力に対する破壊強度は著しく弱く
なるため、従来の技術ではサージ入力に対する保護効果
が十分でなくなってくる。特に、トランジスタのドレイ
ンが直接、ポンディングパッドに繋がれるような出力端
子についてはトランジスタ自体のサージ耐量が、出力端
子のサージ耐量となるため、トランジスタの微細化によ
るトランジスタのサージ耐量の低下の影響を大きく受け
てしまうという課題を有する。そこで本発明はこのよう
な課題を解決するもので、その目的とする所は、トラン
ジスタを微細化しても十分な保護効果をもった半導体装
置を提供する所にある。 〔課題を解決するための手段〕 本発明の半導体装置は、内部回路のＮチャンネルＭＯＳ
型トランジスタのドレイン拡散層がヒ素、及びリンによ
り形成し、周辺回路のＮチャンネルＭＯＳ型トランジス
タなＰのみで構成したことを特徴とする。 〔実 施 例〕 第１図は１本発明の半導体装置の一実施例に於ける主要
断面図である。以下、第１図に従い、本発明の半導体装
置を説明する。 ここでは、基板として、Ｐ基板を用い、ドレインの構造
としてはヒ素とリンの２重拡散構造について説明する。 １０１はＰ型のＳｉ基板であり、例えば、比抵抗として
ｌＯΩ・ｃｍの基板を使う、１０２は周辺回路を構成す
るＮチャンネルＭＯＳ型トランジスタであり、１０３は
内部回路を構成するＮチャンネルＭＯＳ型トランジスタ
である。１０４はゲートとなる、例えばＰｏ １ ｙＳ
ｉ電極である。 １０５は内部回路のＮチャンネルＭＯＳ型トランジスタ
のドレインを構成する高濃度拡散層であり、例えば、ヒ
素を４Ｅ１５ｃｍ−２イオン注入することにより形成す
る。１０６は内部回路のＮチャンネルＭＯＳ型トランジ
スタのドレインとなる低濃度拡散層であり、例えばリン
をＩＥ１４ｃｍ−２、イオン注入することにより形成す
る。１０７は周辺回路のＮチャンネルＭＯＳ型トランジ
スタのトレインとなる高濃度拡散層であり、リンを例え
ば４Ｅ１５ｃｍ−２、イオン注入することにより形成す
る１本発明の構造によれば、内部回路のＮチャンネルＭ
ＯＳ型トランジスタについては２重拡散構造となってい
るため、ホットキャリアによる劣化なしに短チャンネル
化が計れる。これに対し、静電気が印加される周辺回路
のＮチャンネルＭＯＳ型トランジスタについてはドレイ
ン拡散層がリンによる拡散層となっているために、静電
気耐圧は大きい。 第２図には、本発明による静電気耐圧の向上の結果を示
す０周辺回路のＮチャンネルＭＯＳ型トランジスタを２
重拡散構造で形成した場合には、２００ｐＦ、０Ωの条
件で２５０Ｖ前後なのに対し、本発明の構造では、約５
５０Ｖの静電気耐圧が得られている。 以上の説明においては２重拡散構造のＮチャンネルＭＯ
Ｓ型トランジスタについて説明したが、ＬＤＤ構造のＮ
チャンネルＭＯＳ型トランジスタにおいても同様な結果
が得られており、本発明が適用出来ることは言うまでも
ない、また、ＮチャンネルＭＯＳ型トランジスタとＰチ
ャンネルＭＯ８型トランジスタで構成される相補型半導
体装置や、バイポーラトランジスタなどとＮチャンネル
ＭＯＳ型トランジスタで構成される半導体装置について
も適用出来ることは言うまでもない。 〔発明の効果〕 以上述べてきた様に本発明の半導体装置によれば、内部
回路のＮチャンネルＭＯＳ型トランジスタのドレイン拡
散層がヒ素、及びリンにより形成し５周辺回路のＮチャ
ンネルＭＯＳ型トランジスタがＰのみで構成することに
より、静電気などの外部からのサージ入力に対する保護
効果の増大を計れるという効果を有する。
第１図は本発明の一実施例を示す主要断面図。
第２図はドレイン構造と静電気耐圧との相関図。
１０１ ・
１０２ ・
１０３ ・
・・Ｐ型Ｓｉ基板
・周辺回路のＮチャンネルＭＯ３
型トランジスタ
・・内部回路のＮチャンネルＭＯＳ
型トランジスタ
・ゲート電極
・ヒ素による高濃度拡散層
・リンによる低濃度拡散層
・リンによる高濃度拡散層
以上
ｖＪ％
Claims (1)
- （１）半導体基板上に形成された、少なくともＮチャン
ネルＭＯＳ型トランジスタを含んで構成される内部回路
と、周辺回路よりなる半導体装置において、前記、内部
回路のＮチャンネルＭＯＳ型トランジスタのドレイン拡
散層がヒ素、及びリンにより形成されており、なおかつ
、前記周辺回路のＮチャンネルＭＯＳ型トランジスタが
リンのみで構成されていることを特徴とする半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63158802A JPH027555A (ja) | 1988-06-27 | 1988-06-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63158802A JPH027555A (ja) | 1988-06-27 | 1988-06-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH027555A true JPH027555A (ja) | 1990-01-11 |
Family
ID=15679672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63158802A Pending JPH027555A (ja) | 1988-06-27 | 1988-06-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH027555A (ja) |
-
1988
- 1988-06-27 JP JP63158802A patent/JPH027555A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3066001B2 (ja) | 拡散抵抗デバイス及び埋め込みコンデンサを形成する方法 | |
| KR20060050160A (ko) | 반도체 집적 회로 장치 | |
| JPS61111576A (ja) | 半導体装置 | |
| JP3537035B2 (ja) | シリコン・オン・インシュレータ回路網 | |
| JPH0846059A (ja) | 集積回路チップ | |
| US6635542B2 (en) | Compact body for silicon-on-insulator transistors requiring no additional layout area | |
| JPH0653497A (ja) | 入出力保護回路を備えた半導体装置 | |
| JP3853968B2 (ja) | 半導体装置 | |
| JP2676888B2 (ja) | 半導体装置 | |
| JP2602974B2 (ja) | Ｃｍｏｓ半導体集積回路装置 | |
| JPS63244874A (ja) | 入力保護回路 | |
| JPH027555A (ja) | 半導体装置 | |
| KR940007468B1 (ko) | 반도체 장치 | |
| KR960039345A (ko) | 입력 보호 회로 및 반도체 집적 회로의 제조 방법 | |
| JPH0235778A (ja) | 半導体装置 | |
| JP3283736B2 (ja) | 半導体集積回路装置 | |
| JPS6360547B2 (ja) | ||
| JP3221677B2 (ja) | 半導体装置 | |
| JP3271435B2 (ja) | 半導体集積回路装置 | |
| JPH027557A (ja) | 半導体装置 | |
| JPH01251751A (ja) | 半導体装置 | |
| JP2830630B2 (ja) | 半導体装置およびその製造方法 | |
| JPH01281763A (ja) | 半導体装置 | |
| JPH0530073B2 (ja) | ||
| JPH0254936A (ja) | 半導体装置 |