JPH0276037A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、マイクロプロセッサのレジスタ構成とその
ｍ能に関するものである。

〔従来の技術〕

第２図は従来の半導体集積回路におけるマイクロプロセ
ッサのレジスタ構成を示すブロック図である。図におい
て、（１）は外部から入力される入力データ、■はデー
タを保持する入出力レジスタ。

（３）は入出力レジスタ（２）から読み出された演算実
行前データ、（４）は演算実行前データ（３）を基に演
算を実行する演算装置、（５）は演算装置（４）によっ
て咋られる演算実行後データ、（７）は外部に出力され
る出力データを示す。

次に勧降につｂて説明する。外部から入力された入力デ
ータ（１）は入出力レジスタ＠に一時的に保持されＪ演
算装置（４）は必要に応じて入出力レジスタ（２）から
演算実行前データ（３）を取り込み演算を実行する。演
算装［（４）で演算した結果の演算実行後データ（５）
は再び入出力レジスタ＠に格納され、必要に応じて外部
に出力される。割り込み処理などで入出力レジスタ（２
）の内容を退避させる必要が生じた場合、入出力レジス
タ（２）の内容は外部の記憶装置に退避され、割り込み
処理などから復帰した場合、外部の記憶装置からデータ
が入出力レジスタ（至）に読み戻される。

〔発明が解決しようとする課題〕

従来の入出力レジスタの構成では、演算実行前データの
保持と演算実行後データの格納が同じレジスタを用いて
行われているため、割シ込み処理などで入出力レジスタ
の内容を退避させる必要が生じた場合、実行中の演算が
終了した時点での内容しか退避させることができないた
め、実行中の演算の実行前データが必要な場合、処理の
始めに戻る必要がある。また、入出力レジスタの内容上
外部の記憶装置に退避させる必要があるため、頻繁に入
出力レジスタの内容を退避させる必要のある場合は、こ
の退避及び退避した内容を復帰させるのに掛かる時間の
占める割合が大きくなり、処理速度低下の原因となって
いる。

この発明は、上記のような問題を解決するためになされ
たもので、半導体集積回路における処理速度の向上を目
的とする。

〔！！！題を解決するための手段〕

この発明に係る半導体集積回路に、演算装置に入力する
入力データを保持するための入力レジスタと、演算装置
による演算実行後データを格納するための出力レジスタ
を設け、入力レジスタ、演算装置、出力レジスタとデー
タの流れを一方向とすることにより、演算実行前データ
と演算実行後データの両方のデータを保持することを可
能としたものである。

〔作用〕

この発明における入力レジスタには、外部から演算に必
要な入力データが入力され、演算装置は入力レジスタよ
り演算に必要な演算実行前データを読み出し演算を実行
する。演算結果は、演算装置から出力レジスタに帯き込
まれ、入力レジスタと出力レジスタにはそれぞれ演算実
行前と演ｇ実行後の異なったデータが保持されることに
なる。

このとき、入力レジスタ又は出力レジスタを選択して内
容を退避させる。

〔実施例〕

第１図はこの発明に係る半導体集積回路の一実施例によ
るマイクロプロセッサのレジスタ構成ヲ示すブロック図
である。図において、　（１）　、　（ａ）〜（５）。

（７）は第２図の従来例に示したものと同等であるので
説明を省略する。（２）は演算のため入力された入力デ
ータ（１）を保持する入力レジスタ、（６）は演算実行
後データ（５）を保持する出力レジスタ、（８）Ｈ入力
レジスタ（２）及び出力レジスタ（６）の機能を切り替
える制御回路、（９）は制御信号、αＩＶ１入力レジス
タ（２）と出力レジスタ（６）間で交換されるデータ交
換経路。

卸は出力レジスタ（６）がデータ保持レジスタとなった
場合の出力レジスタ分離での出力データを示す。

次に動作について説明する。外部から入力された入力デ
ータ（１）は入力レジスタ（２）に保持され、必要に応
じて演算体Ｒ（４）に取シ込まれる。このとき。

演算装置！（４）Ｋ取り込まれなかった入力データ（１
）は。

データ交換径路αロ１シ直接、出力レジスタ（６）に演
算実行後データ（５）と共に格納される。出力レジスタ
（６）はこれらのデータを必要に応じ、出力データ（７
）として外部へ出力し、又は入力レジスタ（２）Ｋ出力
する。割り込み処理などでレジスタの内容を退避させる
必要が生じた場合、制御信号（９）ＩＣより入力レジス
タ（２）又は出力レジスタ（６）の内容が選択され、外
部に出力される。このとき、入力レジスタ（２）を選択
すれば演算実行前データ（３）が、出力レジスタ（６）
を選択すれば演算実行後データ（５）を退避させること
ができる。

なお、上記実施例ではレジスタの内容を退避させる必要
が生じた場合、入力レジスタ（２）と出力レジスタ（６
）の２つのレジスタを選択することで実行中の演算の実
行前文Ｖｉ実行後の内容を選択退避させるものを示した
が、制御信号（９）によυ退避させたいデータを持つレ
ジスタを処理の流れから分離させ退避させたいデータを
保持するレジスタとし。

ｆｔ１ｌ方のレジスタでデータの入出力を行うようにす
れば、外部の記憶装置にレジスタの内容を退避させたり
、外部の記憶装置からレジスタの内容を復帰させる必要
がなくなる。また、１Ｗ算装置（４）から演算実行後デ
ータ（５）が出力レジスタ（６）　Ｋ格納される間に、
入力レジスタ（２）Ｋ外部より次の演算に必要な入力デ
ータ（１）を入力することで処理速度の向上が可能とな
る。

〔発明の効果〕

レジスタをデータ入力用、データ出力用とひと組で有す
ることにより、演算の実行によってレジスタ内のデータ
を退避させる必要が生じた場合、演算実行前のデータ、
演算実行後のデータを週択的（こ退避させることが可能
となり、レジスタのデータを退避させる命令が実行され
る曲のデータを復帰させるための命令を再実行する必要
がない。

ひト組のレジスタの一方をデータの退避用に用いること
で、レジスタのデータを外部の格納装置に退避すること
なく演算を継続して行うことができ、退避に要する処理
が不要となる。

演算装置が出力レジスタにデータを出力する間に入力レ
ジスタが外部より次の命令の実行に必要なデータを取り
込むことが可能となる。

この様に本発明により、演算装置の処理速度の向上を図
ることができる。

【図面の簡単な説明】

第１図はこの発明に係る半導体集積回路の一実施例によ
るマイクロプロセッサのレジスタ構成を示すブロック図
、第２図は従来のマイクロプロセッサのレジスタ構成を
示すブロック図である。 図において、（１）は入力データ、（２）は入力レジス
タ、（３）は演算実行前データ、（４）は演算装置、（
５）は演算実行後データ、（６）は出力レジスタ、（７
）は出力データ、（８）は制御回路、（９）は制御信号
、σ１はデータ交換経路、（ロ）は出力レジスタ分離で
の出力データである。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 演算装置が演算を行うための入力データを外部から入力
   し保持する入力レジスタと、上記演算装置が演算を実行
   した結果を保持し外部に出力データを出力する出力レジ
   スタを有し、演算の結果で内容に変化が生じない場合、
   出力レジスタは入力レジスタと同じ内容を保持し、処理
   の流れからレジスタの内容を退避させる必要が生じた場
   合、入力レジスタと出力レジスタの２つのレジスタを選
   択することで、実行中の演算の実行前、又は実行後の内
   容を選択退避させることを特徴とする半導体集積回路。