JPS6167148A - マイクロコンピユ−タ - Google Patents
マイクロコンピユ−タInfo
- Publication number
- JPS6167148A JPS6167148A JP59189109A JP18910984A JPS6167148A JP S6167148 A JPS6167148 A JP S6167148A JP 59189109 A JP59189109 A JP 59189109A JP 18910984 A JP18910984 A JP 18910984A JP S6167148 A JPS6167148 A JP S6167148A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- program counter
- output
- bus
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/24—Marginal checking or other specified testing methods not covered by G06F11/26, e.g. race tests
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はダイナミックバーンインテスト用回路を自薦し
たマイクロコンビ、−夕に関する。
たマイクロコンビ、−夕に関する。
（従来の技術）
従来、ダイナミックバーンインテストを行なうＫは、マ
イクロコンビ、−夕の外部からこのデバイスに信号を供
給することにより、デバイスを動作状態とさせ九まま高
温雰囲気中に放置していた。
イクロコンビ、−夕の外部からこのデバイスに信号を供
給することにより、デバイスを動作状態とさせ九まま高
温雰囲気中に放置していた。
しかし、この従来の方法では、デバイスに供給する各種
信号を生成する為のバーンインテスト装置が高価になる
という欠点がありた。
信号を生成する為のバーンインテスト装置が高価になる
という欠点がありた。
（発明の目的）
本発明の目的は、このような欠点を除去し、ダイナミッ
クバーンインテストを行なう場合に外部からデバイスに
各種、信号を供給する高価なテスト装置を使用せずに、
ダイナミックバーンインテストを行なうことのできるマ
イクロコンビ、−タを提供することＫある。
クバーンインテストを行なう場合に外部からデバイスに
各種、信号を供給する高価なテスト装置を使用せずに、
ダイナミックバーンインテストを行なうことのできるマ
イクロコンビ、−タを提供することＫある。
（発明の構成）
本発明のマイクロコンピュータの構成は、テストモード
の指令を受けたとき切換信号を出力する切換制御回路と
、前記切換信号によって内部パスからプログラムカウン
タに入力されるコントロール信号を無効とする第１のゲ
ート回路と、前記切換信号によって前記内部パスへ出力
されるインストラクションデコーダ、演算ユニット、Ｒ
ＯＭおよびＲＡＭからの各出力信号を切離す第２のゲー
ト回路とを含み、前記テストモードの指令があったとき
前記プログラムカウンタを単にカウンタとして動作させ
て各内部構成回路のテス）１行うことを特徴とする。
の指令を受けたとき切換信号を出力する切換制御回路と
、前記切換信号によって内部パスからプログラムカウン
タに入力されるコントロール信号を無効とする第１のゲ
ート回路と、前記切換信号によって前記内部パスへ出力
されるインストラクションデコーダ、演算ユニット、Ｒ
ＯＭおよびＲＡＭからの各出力信号を切離す第２のゲー
ト回路とを含み、前記テストモードの指令があったとき
前記プログラムカウンタを単にカウンタとして動作させ
て各内部構成回路のテス）１行うことを特徴とする。
（発明の作用）
本発明によれば、テストモード時に、プログラムカウン
タの計数出力がマイクロコンビ、−夕の全ての内部構成
回路へ、内部パスを介して同時にデータとして供給され
る機能を有するので、マイクロコンピュータの内部回路
の多くの部分が動作状態となり、マイクロコンビ、−夕
のダイナミ。
タの計数出力がマイクロコンビ、−夕の全ての内部構成
回路へ、内部パスを介して同時にデータとして供給され
る機能を有するので、マイクロコンピュータの内部回路
の多くの部分が動作状態となり、マイクロコンビ、−夕
のダイナミ。
クバーンインテストを著しく容易に実行できる。
（実施例）
次に図面を参照して本発明の詳細な説明する。
第１図は本発明の一実施例の１チツプマイクロコンビ、
−夕の内部構成を示すブロック図である。
−夕の内部構成を示すブロック図である。
本実施例の１チツプマイクロコンピユータハ、ＲＯＭＩ
ＩおよびＲＡＭ１３の内蔵型とし、プログラムカウンタ
２１はカウンタレジスタ１とインクリメンタ−デクリメ
ンタ２とからなシ、カウンタレジスタ１はインクリメン
タ・デクリメンタ２によってインクリメンタまたはデク
リメントされ、このプログラムカウンタ２１は内部バス
１７に接続されている。また、インストラクションデコ
ーダ９ 、ＲＯＭＩ １ 、ＲＡＭＩ ３は内部パス１
７を介して互いに接続されている。レジスタ１４．１５
は、内部バス１７からデータ入力されてＡＬＵ（演算装
置）１６へデータ出力され、このＡＬＵ１６はその演算
結果を内部パス１７へ出力する。外部入力端子２０から
入力された、入力信号１８は、ダイナミックバーンイン
テストを行なうか否かを制御するそ−ド切換信号であり
、フリップ７０ツブ３はその入力信号１８をラッチし、
ダイナミックパーフィンテストモード信号を記憶してお
く為のものである。
ＩおよびＲＡＭ１３の内蔵型とし、プログラムカウンタ
２１はカウンタレジスタ１とインクリメンタ−デクリメ
ンタ２とからなシ、カウンタレジスタ１はインクリメン
タ・デクリメンタ２によってインクリメンタまたはデク
リメントされ、このプログラムカウンタ２１は内部バス
１７に接続されている。また、インストラクションデコ
ーダ９ 、ＲＯＭＩ １ 、ＲＡＭＩ ３は内部パス１
７を介して互いに接続されている。レジスタ１４．１５
は、内部バス１７からデータ入力されてＡＬＵ（演算装
置）１６へデータ出力され、このＡＬＵ１６はその演算
結果を内部パス１７へ出力する。外部入力端子２０から
入力された、入力信号１８は、ダイナミックバーンイン
テストを行なうか否かを制御するそ−ド切換信号であり
、フリップ７０ツブ３はその入力信号１８をラッチし、
ダイナミックパーフィンテストモード信号を記憶してお
く為のものである。
次に、本実施例の動作を説明する。まず、外部入力端子
２０よシ入力された入力信号１８が、今ダイナミックパ
ーンインテストを行なうモードを表わすものとすると、
この入力信号１８は７リツプフロツプ３に記憶され、こ
のフリップフロ、プ３の出力は、ダイナミックバーンイ
ンテストモードコントａ−ル信号１９となる。このコン
トロール信号１９は、今プログラムカウンタ２１への入
力ゲート４ｔ−オフし、内部バス１７からの入力を切り
離す。同様にして、このコントロール信号１９によりて
インストラクションデコーダ９の内部バス１７への出力
は出力ゲート５によって切り離され、ＡＬＵ１６の出力
は出力ゲート６によって切り離され、ＲＯＭ１１の出力
は出力ゲート７によって切り離され、ＲＡＭ１３の出力
は出力ゲート８によって切り離される。
２０よシ入力された入力信号１８が、今ダイナミックパ
ーンインテストを行なうモードを表わすものとすると、
この入力信号１８は７リツプフロツプ３に記憶され、こ
のフリップフロ、プ３の出力は、ダイナミックバーンイ
ンテストモードコントａ−ル信号１９となる。このコン
トロール信号１９は、今プログラムカウンタ２１への入
力ゲート４ｔ−オフし、内部バス１７からの入力を切り
離す。同様にして、このコントロール信号１９によりて
インストラクションデコーダ９の内部バス１７への出力
は出力ゲート５によって切り離され、ＡＬＵ１６の出力
は出力ゲート６によって切り離され、ＲＯＭ１１の出力
は出力ゲート７によって切り離され、ＲＡＭ１３の出力
は出力ゲート８によって切り離される。
従って、ダイナミックパーンインテストモードにおいて
は、内部パス１７に出力できるのは、プログラムカウン
タ２１のみとなる。更に、インストラクションデコーダ
９ 、ＲＯＭアドレスラ、チ１０゜及びＲＡＭアドレス
ラッチ１２への入力は、ダイナミックパーンインテスト
モード時において、常に開いている。つまシ、プログラ
ムカウンタ２１はインクリメンタ・デクリメンタ２によ
って連続的にカウントされ続け、内部バス１７へ出力さ
れることにより、インストラクションデコーダ９はその
プログラムカウンタ出力を命令及びデータとして内部バ
ス１７を介して入力し、何らかのデコード信号を連続し
て出力する。
は、内部パス１７に出力できるのは、プログラムカウン
タ２１のみとなる。更に、インストラクションデコーダ
９ 、ＲＯＭアドレスラ、チ１０゜及びＲＡＭアドレス
ラッチ１２への入力は、ダイナミックパーンインテスト
モード時において、常に開いている。つまシ、プログラ
ムカウンタ２１はインクリメンタ・デクリメンタ２によ
って連続的にカウントされ続け、内部バス１７へ出力さ
れることにより、インストラクションデコーダ９はその
プログラムカウンタ出力を命令及びデータとして内部バ
ス１７を介して入力し、何らかのデコード信号を連続し
て出力する。
ＲＯＭアドレスラッチ１０は、そのプログラムカウンタ
出力をＲＯＭアドレスとしてラッチし、ＲＯＭ１ｌはデ
ータリード状態として動作し続ける。
出力をＲＯＭアドレスとしてラッチし、ＲＯＭ１ｌはデ
ータリード状態として動作し続ける。
また、ＲＡＭアドレスラッチ１２はそのプログラムカウ
ンタ出力をＲＡＭアドレスとしてラッチし、ＲＡＭ１３
は、その時のインストラクションデコーダ９のデコード
信号によってデータリードまたはデータライト状態とし
て動作し続ける。同様にして、レジスタ１４．レジスタ
１５及びＡＬＵ １６は、その時のインストラクション
デコーダ９のデコード信号によりてデータリード、デー
タライトまたはＡＬＵならば演算状態として動作し続け
る。
ンタ出力をＲＡＭアドレスとしてラッチし、ＲＡＭ１３
は、その時のインストラクションデコーダ９のデコード
信号によってデータリードまたはデータライト状態とし
て動作し続ける。同様にして、レジスタ１４．レジスタ
１５及びＡＬＵ １６は、その時のインストラクション
デコーダ９のデコード信号によりてデータリード、デー
タライトまたはＡＬＵならば演算状態として動作し続け
る。
従って、本実施例によれば、インストラクシ。
ンデコーダ９ 、ＲＯＭＩ １ 、ＲＡＭＩ ３ 、Ａ
ＬＵ１６がプログラムカウンタ２１のカウント状態に応
じて、他に何ら外部信号を受けることなく動作し続け、
デバイスの内部回路のほとんどに、特定の周期で所定電
圧が印加されることになる。
ＬＵ１６がプログラムカウンタ２１のカウント状態に応
じて、他に何ら外部信号を受けることなく動作し続け、
デバイスの内部回路のほとんどに、特定の周期で所定電
圧が印加されることになる。
（発明の効果）
以上説明したように、本発明によれば、マイクロコンピ
ュータのプログラムカウンタを単にカウンタとして使用
し、このカウンタとして使用する以外にこのプログラム
カウンタを書き換えようとするコントロール信号を無効
として用い、このプログラムカウンタの連続してカウン
トされる出力が内部バスに接続された全ての内部構成回
路のデータとして内部バスを介して同時に入力され続け
る構成をとっているので、内部回路の多くの部分を動作
状態とし、外部から加わる信号を非常に少なくシ、高価
なグイナミックバーンインテスト装置を用いることなく
、ダイナミックパーンインテスト実行を行なうことを著
しく容易にする。
ュータのプログラムカウンタを単にカウンタとして使用
し、このカウンタとして使用する以外にこのプログラム
カウンタを書き換えようとするコントロール信号を無効
として用い、このプログラムカウンタの連続してカウン
トされる出力が内部バスに接続された全ての内部構成回
路のデータとして内部バスを介して同時に入力され続け
る構成をとっているので、内部回路の多くの部分を動作
状態とし、外部から加わる信号を非常に少なくシ、高価
なグイナミックバーンインテスト装置を用いることなく
、ダイナミックパーンインテスト実行を行なうことを著
しく容易にする。
第１図は本発明の一実施例のプロ、り図である。
図において、１・・・・・・カウンタレジスタ、２・・
・・・・インクリメンタデクリメンタ、３・・・・・・
フリ、プフロ、プ、４・・・・・・入力ゲート、５，６
，７．８・・・・・・出力ゲート、９・・・・・・イン
ストラクションデコーダ、１０・・・・・・ＲＯＭアド
レスラッチ、１１・・・・・・ＲＯＭ、１２・・・・・
・ＲＡＭアドレスラッチ、１３・・・・・・ＲＡＭ、１
４゜１５・・・・・・レジスタ、１６・・・・・・ＡＬ
Ｕ、１７・・・・・・内部バス、１８・・・・・・入力
信号、１９・・・・・・コントロール信号、２０・・・
・・・外部入力端子、２１・・・・・・プログラムカウ
ンタ、である。
・・・・インクリメンタデクリメンタ、３・・・・・・
フリ、プフロ、プ、４・・・・・・入力ゲート、５，６
，７．８・・・・・・出力ゲート、９・・・・・・イン
ストラクションデコーダ、１０・・・・・・ＲＯＭアド
レスラッチ、１１・・・・・・ＲＯＭ、１２・・・・・
・ＲＡＭアドレスラッチ、１３・・・・・・ＲＡＭ、１
４゜１５・・・・・・レジスタ、１６・・・・・・ＡＬ
Ｕ、１７・・・・・・内部バス、１８・・・・・・入力
信号、１９・・・・・・コントロール信号、２０・・・
・・・外部入力端子、２１・・・・・・プログラムカウ
ンタ、である。
Claims (1)
- テストモードの指令を受けたとき切換信号を出力する切
換制御回路と；前記切換信号によって内部バスからプロ
グラムカウンタに入力されるコントロール信号を無効と
する第１のゲート回路と；前記切換信号によって前記内
部バスへ出力されるインストラクションデコーダ、演算
ユニット、ＲＯＭおよびＲＡＭからの各出力信号を切離
す第２のゲート回路とを含み；前記テストモードの指令
があったとき前記プログラムカウンタを単にカウンタと
して動作させて各内部構成回路のテストを行うことを特
徴とするマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59189109A JPS6167148A (ja) | 1984-09-10 | 1984-09-10 | マイクロコンピユ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59189109A JPS6167148A (ja) | 1984-09-10 | 1984-09-10 | マイクロコンピユ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6167148A true JPS6167148A (ja) | 1986-04-07 |
| JPH045217B2 JPH045217B2 (ja) | 1992-01-30 |
Family
ID=16235518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59189109A Granted JPS6167148A (ja) | 1984-09-10 | 1984-09-10 | マイクロコンピユ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6167148A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62183255U (ja) * | 1986-05-08 | 1987-11-20 | ||
| JPS6352238A (ja) * | 1986-08-20 | 1988-03-05 | Nec Corp | マイクロ・コンピユ−タ |
| JPS6488644A (en) * | 1987-09-29 | 1989-04-03 | Nec Corp | Single chip microcomputer |
| JPH04238279A (ja) * | 1991-01-23 | 1992-08-26 | Nec Corp | Ｌｓｉテスト方法 |
-
1984
- 1984-09-10 JP JP59189109A patent/JPS6167148A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62183255U (ja) * | 1986-05-08 | 1987-11-20 | ||
| JPS6352238A (ja) * | 1986-08-20 | 1988-03-05 | Nec Corp | マイクロ・コンピユ−タ |
| JPS6488644A (en) * | 1987-09-29 | 1989-04-03 | Nec Corp | Single chip microcomputer |
| JPH04238279A (ja) * | 1991-01-23 | 1992-08-26 | Nec Corp | Ｌｓｉテスト方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH045217B2 (ja) | 1992-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4181942A (en) | Program branching method and apparatus | |
| US5497459A (en) | System for testing instruction queue circuit and central processing unit having the system | |
| JP2655615B2 (ja) | 情報処理装置 | |
| US4679194A (en) | Load double test instruction | |
| US6249858B1 (en) | Information processing apparatus having a CPU and an auxiliary arithmetic unit for achieving high-speed operation | |
| US5828859A (en) | Method and apparatus for setting the status mode of a central processing unit | |
| JP2594130B2 (ja) | 半導体回路 | |
| JPH045217B2 (ja) | ||
| JPS583040A (ja) | 情報処理装置 | |
| JPH04359323A (ja) | マイクロコンピュータ | |
| KR940001268B1 (ko) | 가변길이의 각 명령에 대하여 지시된 미정의 어드레싱의 감사기능을 가지는 데이타 프로세서 | |
| JP2557629B2 (ja) | 割込方式 | |
| JP2581080B2 (ja) | デバック用マイクロプロセッサ | |
| JPH0667896A (ja) | シングルチップマイクロコンピュータ | |
| JPH01280918A (ja) | インターバルタイマ | |
| WO1998044408A1 (en) | Microcomputer and electronic equipment | |
| JPH05314277A (ja) | ポート制御回路 | |
| JPS6345644A (ja) | マイクロプロセッサ | |
| JPS6015969B2 (ja) | マイクロ命令アドレス生成方式 | |
| JPS6355090B2 (ja) | ||
| JPS6091454A (ja) | 集積回路 | |
| JPH01147732A (ja) | 情報処理装置 | |
| JPS62156737A (ja) | １チツプマイクロコンピユ−タ | |
| JPH04102934A (ja) | マイクロプロセッサ | |
| JPH03149620A (ja) | マイクロプロセッサ |