JPH027603A - ピークホールド回路 - Google Patents
ピークホールド回路Info
- Publication number
- JPH027603A JPH027603A JP15773088A JP15773088A JPH027603A JP H027603 A JPH027603 A JP H027603A JP 15773088 A JP15773088 A JP 15773088A JP 15773088 A JP15773088 A JP 15773088A JP H027603 A JPH027603 A JP H027603A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- peak hold
- emitter
- peak
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Moving Of The Head To Find And Align With The Track (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ産業上の利用分野
本発明はピークホールド回路に関し、例えば磁気ディス
ク装置に適用して好適なものである。
ク装置に適用して好適なものである。
Ｂ発明の概要
本発明は、ピークホールド回路において、非飽Ｃ従来の
技術 従来、磁気ディスク装置においては、例えば特公昭６０
−１９６８５号公報に提案されているようなピークホー
ルド回路を用いて、サーボ信号の信号レベルを所定期間
保持するようになされている。
技術 従来、磁気ディスク装置においては、例えば特公昭６０
−１９６８５号公報に提案されているようなピークホー
ルド回路を用いて、サーボ信号の信号レベルを所定期間
保持するようになされている。
すなわち第２図に示すように、磁気ディスクｌは、所定
の角間隔でサーボ領域ＡＲ３及びデータ領域ＡＲＤとに
分割され、サーボ領域ＡＲ５にトラックセンタＴＲＣを
間に挟んで周波数ｆｌ及びｆ２のサーボ信号Ｓ、□及び
Ｓ ！Ｉｔが記録された領域ＡＳＢ １及びＡＳＢ２が
形成される。
の角間隔でサーボ領域ＡＲ３及びデータ領域ＡＲＤとに
分割され、サーボ領域ＡＲ５にトラックセンタＴＲＣを
間に挟んで周波数ｆｌ及びｆ２のサーボ信号Ｓ、□及び
Ｓ ！Ｉｔが記録された領域ＡＳＢ １及びＡＳＢ２が
形成される。
これに対して第３図に示すように、磁気ディスク装置３
においては、磁気ヘッド４から得られる再生信号５ＩＩ
Ｆを、Ａ Ｇ Ｃ（ａｕｔｏｌｌＩａｔｉｃ ｇａｉｎ
ｃｏｎｔｒｏｌ）回路５を介して周波数ｆ１及びｆ２
のバンドパスフィルタ回路６及び７に受け、サーボ信号
Ｓｓｓ＋及びＳ。ｔを抽出する。
においては、磁気ヘッド４から得られる再生信号５ＩＩ
Ｆを、Ａ Ｇ Ｃ（ａｕｔｏｌｌＩａｔｉｃ ｇａｉｎ
ｃｏｎｔｒｏｌ）回路５を介して周波数ｆ１及びｆ２
のバンドパスフィルタ回路６及び７に受け、サーボ信号
Ｓｓｓ＋及びＳ。ｔを抽出する。
ピークホールド回路８及び９は、エミッタを充放電コン
デンサに接続したエミッタフォロワ回路構成のピーク検
波回路と制御信号ＳＣに応じて、当該充放電コンデンサ
に接続されたトランジスタをオンオフ制御するトランジ
スタ回路で構成され、磁気ヘッド４がサーボ領域ＡＲ３
を走査する期間の間、ピークホールドしたサーボ信号Ｓ
Ｓａ＋及び８．２のピーク値を、出力信号Ｓ。、及びＳ
ＯＷとしてトラッキング制御回路に出力するようになさ
れている。
デンサに接続したエミッタフォロワ回路構成のピーク検
波回路と制御信号ＳＣに応じて、当該充放電コンデンサ
に接続されたトランジスタをオンオフ制御するトランジ
スタ回路で構成され、磁気ヘッド４がサーボ領域ＡＲ３
を走査する期間の間、ピークホールドしたサーボ信号Ｓ
Ｓａ＋及び８．２のピーク値を、出力信号Ｓ。、及びＳ
ＯＷとしてトラッキング制御回路に出力するようになさ
れている。
これによりトラッキング制御回路において、磁気ヘッド
４がサーボ領域ＡＲ３を走査する期間の間得られるサー
ボ信号Ｓ３□及びＳ、。に基づいて、サーボ信号Ｓ□、
及びＳ ！０が得られないデータ領域ＡＲＤにおいても
、トラッキング制御し得るようになされている。
４がサーボ領域ＡＲ３を走査する期間の間得られるサー
ボ信号Ｓ３□及びＳ、。に基づいて、サーボ信号Ｓ□、
及びＳ ！０が得られないデータ領域ＡＲＤにおいても
、トラッキング制御し得るようになされている。
Ｄ発明が解決しようとする問題点
ところで、この種の磁気ディスク装置において、ピーク
ホールド回路８及び９が制御信号Ｓ、に応動じて短時間
で立ち上がり及び立ち下がるようにできれば、その分磁
気ディスクの記録面を有効利用することができ、記録密
度を高くすることができると考えられる。
ホールド回路８及び９が制御信号Ｓ、に応動じて短時間
で立ち上がり及び立ち下がるようにできれば、その分磁
気ディスクの記録面を有効利用することができ、記録密
度を高くすることができると考えられる。
ところが、この種のピークホールド回路においては、ピ
ーク検波回路のオンオフ制御に用いるトランジスタ回路
が、飽和動作することから、立ち上がり及び立ち下がり
に要する時間が長くなる問題がある。
ーク検波回路のオンオフ制御に用いるトランジスタ回路
が、飽和動作することから、立ち上がり及び立ち下がり
に要する時間が長くなる問題がある。
この問題を解決するため１つの方法としてトランジスタ
回路を用いて、充放電コンデンサを駆動するトランジス
タをオンオフ制御する代わりに当該トランジスタ回路の
入力端を所定のタイミングで電流源に接続することによ
りオンオフ制御するようになされたピークホールド回路
を用いる方法がある。
回路を用いて、充放電コンデンサを駆動するトランジス
タをオンオフ制御する代わりに当該トランジスタ回路の
入力端を所定のタイミングで電流源に接続することによ
りオンオフ制御するようになされたピークホールド回路
を用いる方法がある。
ところが、この種のピークホールド回路においては、全
体の構成が複雑になる問題があり、実用上未だ不十分な
問題がある。
体の構成が複雑になる問題があり、実用上未だ不十分な
問題がある。
本発明は以上の点を考慮してなされたもので、全体とし
て簡易な構成で、短時間で立ち上がり及び立ち下がるこ
とができるピークホールド回路を提案しようとするもの
である。
て簡易な構成で、短時間で立ち上がり及び立ち下がるこ
とができるピークホールド回路を提案しようとするもの
である。
Ｅ問題点を解決するための手段
かかる問題点を解決するため本発明においては、エミッ
タを充放電コンデンサ１３に接続したエミッタフォロワ
回路構成のピーク検波回路Ｑ３と、充放電コンデンサ１
３を接続したトランジスタＱ３のベース電圧Ｖ□を、所
定電圧Ｖａｔに切り換える非飽和型のトランジスタ回路
１５．１６．１７、Ｑ５、Ｑ６、Ｑ７とを備えるように
する。
タを充放電コンデンサ１３に接続したエミッタフォロワ
回路構成のピーク検波回路Ｑ３と、充放電コンデンサ１
３を接続したトランジスタＱ３のベース電圧Ｖ□を、所
定電圧Ｖａｔに切り換える非飽和型のトランジスタ回路
１５．１６．１７、Ｑ５、Ｑ６、Ｑ７とを備えるように
する。
Ｆ作用
充放電コンデンサ１３を駆動するトランジスタＱ３のベ
ース電圧Ｖ□を、非飽和型のトランジスタ回路１５．１
６．１７、Ｑ５、Ｑ６、Ｑ７を用いて所定電圧ＶＳｔに
切り換えるようにすれば、立ち上がり及び立ち下がりに
要する時間を短くすることができる。
ース電圧Ｖ□を、非飽和型のトランジスタ回路１５．１
６．１７、Ｑ５、Ｑ６、Ｑ７を用いて所定電圧ＶＳｔに
切り換えるようにすれば、立ち上がり及び立ち下がりに
要する時間を短くすることができる。
Ｇ実施例
以下図面について、本発明の一実施例を詳述する。
第１図において、ｌＯは全体としてピークホールド回路
を示し、サーボ信号Ｓ□をＮＰＮ型のトランジスタＱｌ
に与える。
を示し、サーボ信号Ｓ□をＮＰＮ型のトランジスタＱｌ
に与える。
トランジスタＱｌは、定電流源１１と共にエミッタフォ
ロワ回路構成のバッファ回路を構成し、同様に定電流源
１２と共にエミッタフォロワ回路構成のバッファ回路を
構成するＰＮＰ型のトランジスタＱ２を介して、その出
力信号をトランジスタＱ３に与える。
ロワ回路構成のバッファ回路を構成し、同様に定電流源
１２と共にエミッタフォロワ回路構成のバッファ回路を
構成するＰＮＰ型のトランジスタＱ２を介して、その出
力信号をトランジスタＱ３に与える。
これにより、トランジスタＱ３のベース電圧Ｖ□が、サ
ーボ信号ｓｓｍの信号レベルと等しい電圧で変化するよ
うになされている。
ーボ信号ｓｓｍの信号レベルと等しい電圧で変化するよ
うになされている。
トランジスタＱ３は、エミッタを充放電コンデンサ１３
に接続してエミッタフォロワ回路構成のピーク検波回路
を構成するようになされ、これによりサーボ信号ＳＳ＋
Ｓのピーク値を、充放電コンデンサ１３の端子電圧とし
て得られるようになされている。
に接続してエミッタフォロワ回路構成のピーク検波回路
を構成するようになされ、これによりサーボ信号ＳＳ＋
Ｓのピーク値を、充放電コンデンサ１３の端子電圧とし
て得られるようになされている。
これに対して、ダイオード接続されたトランジスタＱ５
及びＱ６は、制御信号ＳＣに応じてオンオフ動作するス
イッチ回路１５を介して定電流源１６に接続する一方、
他方をそれぞれトランジスタＱ７のベース及びエミッタ
に接続するようになされている。
及びＱ６は、制御信号ＳＣに応じてオンオフ動作するス
イッチ回路１５を介して定電流源１６に接続する一方、
他方をそれぞれトランジスタＱ７のベース及びエミッタ
に接続するようになされている。
トランジスタＱ７は、エミッタが接地されると共にベー
スが抵抗１７を介して接地されるようになされている。
スが抵抗１７を介して接地されるようになされている。
従ってスイッチ回路１５がオン動作すると、トランジス
タＱ１７は、定電流源１６の電流値及び抵抗１７の抵抗
値で決まる動作点に移でオフ状態からオン状態に切り換
わり、その結果トランジスタＱ７のベース電圧がペース
エミッタ間電圧Ｖ□に保持されると共に、コレクタ電圧
が当該ベース電圧と等電位に保持される。
タＱ１７は、定電流源１６の電流値及び抵抗１７の抵抗
値で決まる動作点に移でオフ状態からオン状態に切り換
わり、その結果トランジスタＱ７のベース電圧がペース
エミッタ間電圧Ｖ□に保持されると共に、コレクタ電圧
が当該ベース電圧と等電位に保持される。
さらにトランジスタＱ７は、トランジスタＱ３のベース
にコレクタを接続するようになされ、これによりトラン
ジスタＱ３のベース電圧Ｖ□が、スイッチ回路１５のオ
ン動作に伴ってトランジスタＱ７のコレクタ電圧（すな
わちトランジスタＱ７のベースエミッタ間電圧Ｖ ｍｚ
）に立ち下がるようになされている。
にコレクタを接続するようになされ、これによりトラン
ジスタＱ３のベース電圧Ｖ□が、スイッチ回路１５のオ
ン動作に伴ってトランジスタＱ７のコレクタ電圧（すな
わちトランジスタＱ７のベースエミッタ間電圧Ｖ ｍｚ
）に立ち下がるようになされている。
従ってトランジスタＱ３においては、スイッチ回路１５
がオン動作する期間の間、オフ動作し、当該期間の間サ
ーボ信号ｓｓｍのピーク値が保持される。
がオン動作する期間の間、オフ動作し、当該期間の間サ
ーボ信号ｓｓｍのピーク値が保持される。
このときトランジスタＱ７は、定電流源１６の電流値及
び抵抗１７の抵抗値で決まる動作点で非飽和状態で動作
するようになされていることから、従来のようにオンオ
フ制御するトランジスタが飽和動作する場合に比して、
立ち上がり及び立ち下がりに要する時間を短くすること
ができる。
び抵抗１７の抵抗値で決まる動作点で非飽和状態で動作
するようになされていることから、従来のようにオンオ
フ制御するトランジスタが飽和動作する場合に比して、
立ち上がり及び立ち下がりに要する時間を短くすること
ができる。
さらにこの実施例においては、ピーク検波回路に３つの
トランジスタＱ５、Ｑ６及びＱ７、定電流源１６及びス
イッチ回路１５を付加するだけの簡易な構成で立ち上が
り及び立ち下がりに要する時間を短くすることができ、
これにより全体として簡易な構成のピークホールド回路
を得ることができる。
トランジスタＱ５、Ｑ６及びＱ７、定電流源１６及びス
イッチ回路１５を付加するだけの簡易な構成で立ち上が
り及び立ち下がりに要する時間を短くすることができ、
これにより全体として簡易な構成のピークホールド回路
を得ることができる。
かくして、トランジスタＱ５、Ｑ６及びＱ７、定電流源
１６とスイッチ回路１５は、充放電コンデンサ１３を接
続したトランジスタＱ３のベース電圧Ｖ□を、所定電圧
Ｖ０に切り換える非飽和型のトランジスタ回路を構成す
る。
１６とスイッチ回路１５は、充放電コンデンサ１３を接
続したトランジスタＱ３のベース電圧Ｖ□を、所定電圧
Ｖ０に切り換える非飽和型のトランジスタ回路を構成す
る。
以上の構成において、サーボ信号ｓｓｍは、トランジス
タＱ１及び定電流源１１とトランジスタＱ２及び定電流
源１２で構成された２つのバッファ回路を介して、ピー
ク検波回路を構成するトランジスタＱ３に与えられる。
タＱ１及び定電流源１１とトランジスタＱ２及び定電流
源１２で構成された２つのバッファ回路を介して、ピー
ク検波回路を構成するトランジスタＱ３に与えられる。
スイッチ回路１５のオン動作に伴って、トランジスタＱ
７がオン状態からオフ状態に切り換わることにより、ト
ランジスタＱ３のベース電圧Ｖ□がサーボ信号ＳＳＳの
信号レベルからトランジスタＱ７のペースエミッタ間電
圧Ｖ□に立ち下がり、これにより、スイッチ回路１５が
オフ動作する期間の間入力されたサーボ信号Ｓｏ１のピ
ーク値が検出されると共に、スイッチ回路１５がオン動
作する期間の間当該検出結果が保持される。
７がオン状態からオフ状態に切り換わることにより、ト
ランジスタＱ３のベース電圧Ｖ□がサーボ信号ＳＳＳの
信号レベルからトランジスタＱ７のペースエミッタ間電
圧Ｖ□に立ち下がり、これにより、スイッチ回路１５が
オフ動作する期間の間入力されたサーボ信号Ｓｏ１のピ
ーク値が検出されると共に、スイッチ回路１５がオン動
作する期間の間当該検出結果が保持される。
以上の構成によれば、エミッタを充放電コンデンサ１３
に接続してピーク検波回路を構成するようになされたト
ランジスタＱ３のベース電圧■□を、非飽和型のトラン
ジスタ回路で所定電圧に立ち下げることにより、全体と
して簡易な構成で、従来のように飽和動作する場合に比
して、立ち上がり及び立ち下がりに要する時間を短くす
ることができる。
に接続してピーク検波回路を構成するようになされたト
ランジスタＱ３のベース電圧■□を、非飽和型のトラン
ジスタ回路で所定電圧に立ち下げることにより、全体と
して簡易な構成で、従来のように飽和動作する場合に比
して、立ち上がり及び立ち下がりに要する時間を短くす
ることができる。
なお上述の実施例においては、２つのバッファ回路を介
して、サーボ信号Ｓ、をピーク検波回路に与えた場合に
ついて述べたが、本発明はこれに限らず、例えば当該サ
ーボ信号３３ｍがエミッタフォロワ回路構成の出力回路
から出力される場合等、必要に応じて省略するようにし
てもよい。
して、サーボ信号Ｓ、をピーク検波回路に与えた場合に
ついて述べたが、本発明はこれに限らず、例えば当該サ
ーボ信号３３ｍがエミッタフォロワ回路構成の出力回路
から出力される場合等、必要に応じて省略するようにし
てもよい。
さらに上述の実施例においては、磁気ディスク装置に適
用してサーボ信号５ｓｌｌをピークホールドする場合に
ついて述べたが、本発明は磁気デイスり装置に限らず、
種々の電子機器に広く適用することができる。
用してサーボ信号５ｓｌｌをピークホールドする場合に
ついて述べたが、本発明は磁気デイスり装置に限らず、
種々の電子機器に広く適用することができる。
■（発明の効果
以上のように本発明によれば、非飽和型のトランジスタ
回路を用いて、ピーク検波回路を構成するようになされ
たトランジスタをオンオフ制御するようにしたことによ
り、全体として簡易な構成で、立ち上がり及び立ち下が
りに要する時間の短いピークホールド回路を得ることが
できる。
回路を用いて、ピーク検波回路を構成するようになされ
たトランジスタをオンオフ制御するようにしたことによ
り、全体として簡易な構成で、立ち上がり及び立ち下が
りに要する時間の短いピークホールド回路を得ることが
できる。
第１図は本発明の一実施例によるピークホールド回路を
示す接続図、第２図は磁気ディスクを示す路線図、第３
図は磁気ディスク装置を示すブロック図である。 １・・・・・・磁気ディスク、８．９、ｌＯ・・・・・
・ピークホールド回路、１３・・・・・・充放電コンデ
ンサ、：＝ １５・・・・・・スイッチ回路、Ｑｌ、Ｑ
２、Ｑ３、Ｑ５、Ｑ６、Ｑｌ・・・・・・トランジスタ
。 ピークホールド回路 第１図
示す接続図、第２図は磁気ディスクを示す路線図、第３
図は磁気ディスク装置を示すブロック図である。 １・・・・・・磁気ディスク、８．９、ｌＯ・・・・・
・ピークホールド回路、１３・・・・・・充放電コンデ
ンサ、：＝ １５・・・・・・スイッチ回路、Ｑｌ、Ｑ
２、Ｑ３、Ｑ５、Ｑ６、Ｑｌ・・・・・・トランジスタ
。 ピークホールド回路 第１図
Claims (1)
- 【特許請求の範囲】 エミッタを充放電コンデンサに接続したエミッタフォロ
ワ回路構成のピーク検波回路と、上記充放電コンデンサ
を接続したトランジスタのベース電圧を、所定電圧に切
り換える非飽和型のトランジスタ回路と を具えることを特徴とするピークホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15773088A JPH027603A (ja) | 1988-06-24 | 1988-06-24 | ピークホールド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15773088A JPH027603A (ja) | 1988-06-24 | 1988-06-24 | ピークホールド回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH027603A true JPH027603A (ja) | 1990-01-11 |
Family
ID=15656108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15773088A Pending JPH027603A (ja) | 1988-06-24 | 1988-06-24 | ピークホールド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH027603A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013068581A (ja) * | 2011-09-26 | 2013-04-18 | Denso Corp | 電流電圧変換回路 |
-
1988
- 1988-06-24 JP JP15773088A patent/JPH027603A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013068581A (ja) * | 2011-09-26 | 2013-04-18 | Denso Corp | 電流電圧変換回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS57186877A (en) | Magnetic recording method | |
| JPH0547026B2 (ja) | ||
| US4390847A (en) | Muting device | |
| JPH027603A (ja) | ピークホールド回路 | |
| US4868691A (en) | Recording or reproducing apparatus | |
| US5317414A (en) | Drop out compensation circuit | |
| JPS60151859A (ja) | 磁気記録再生装置の頭出し信号記録回路 | |
| KR890002858A (ko) | 기록재생절환회로 | |
| US4786988A (en) | Method and device for recording control signals for high-speed contact printing | |
| KR100256013B1 (ko) | 디지탈 신호 처리 장치 | |
| US4941058A (en) | Data signal recording/reproduction apparatus of a VCR | |
| KR870001155Y1 (ko) | 의사 영상 동기 신호를 이용한 음성신호 녹음회로 | |
| JPS5810202Y2 (ja) | 記録再生装置 | |
| JPH0548293Y2 (ja) | ||
| JPS6116759U (ja) | テ−プレコ−ダの切換回路 | |
| JP2672664B2 (ja) | 記録再生切換回路 | |
| KR880004359Y1 (ko) | 비디오 테이프 레코더의 모드 자동절환신호 발생회로 | |
| JPH0540621Y2 (ja) | ||
| JPH0447362B2 (ja) | ||
| JPS645203U (ja) | ||
| JPS6348088B2 (ja) | ||
| JPS6120204A (ja) | カセツトテ−プレコ−ダの録再切換回路 | |
| JPS5939497U (ja) | 制御信号発生回路 | |
| JPH0452031B2 (ja) | ||
| JPS6337707A (ja) | 微分回路 |