JPH0276244A - 半導体メモリ - Google Patents

半導体メモリ

Info

Publication number
JPH0276244A
JPH0276244A JP63228058A JP22805888A JPH0276244A JP H0276244 A JPH0276244 A JP H0276244A JP 63228058 A JP63228058 A JP 63228058A JP 22805888 A JP22805888 A JP 22805888A JP H0276244 A JPH0276244 A JP H0276244A
Authority
JP
Japan
Prior art keywords
well
row
memory cell
common source
source wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63228058A
Other languages
English (en)
Other versions
JPH0682807B2 (ja
Inventor
Makoto Segawa
瀬川　真
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63228058A priority Critical patent/JPH0682807B2/ja
Priority to US07/405,885 priority patent/US5097448A/en
Priority to EP89116872A priority patent/EP0359204B1/en
Priority to KR1019890013284A priority patent/KR930004710B1/ko
Priority to DE68925087T priority patent/DE68925087T2/de
Publication of JPH0276244A publication Critical patent/JPH0276244A/ja
Publication of JPH0682807B2 publication Critical patent/JPH0682807B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/83—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption
    • G11C29/832—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption with disconnection of faulty elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、半導体メモリに係り、特にスタティックＲＡ
Ｍ　（ランダムアクセスメモリ）における不良ビット救
済技術に関する。
（従来の技術） ＭＯＳ　（絶縁ゲート型）メモリは、微細化技術の進歩
に伴い、その集積度は年々増加の一途をたどり、メモリ
容量は、スタティックＲＡＭにあっては１Ｍビットに達
している。しかし、それに伴い、ごみ、パターンくずれ
、結晶欠陥など様々な原因によるビット不良の発生率が
高くなり、歩留りの低下が問題となってきており、この
問題を解決するための不良ビット救済技術は必須のもの
となっている。
不良ビット救済技術は、予め予備のビットを用意してお
き、不良ビットが発生した場合にそれを予備のビットに
置換するものであり、その−例を第８図に示す。ｎ行×
ｍ列の正規のメモリセルアレイ８１に対して、数行また
は数列の予備行８２または予備列８３を備えると共に、
それらを選択するための予備行デコーダ８４または予備
列デコーダ８５を用意する。この予備行デコーダ８４ま
たは予備列デコーダ８５は、不良ビットを含む行または
列と同一番地をレーザフユーズなどによってプログラミ
ングできるようになっている。また、予備行８２または
予備列８３が選択された場合、正規のメモリセルアレイ
８１は選択されないようにする信号を発生する回路を備
えている。なお、８６は正規行デコーダ、８７は正規列
デコーダである。この技術により、不良ビットを機能的
に置換し、歩留りの向上を図ることが可能である。
更に、不良ビットを予備のビットに置換するだけでなく
、第９図に示すように、メモリセル９０部の電源線９１
にレーザフユーズ９２を挿入しておき、その電源線９１
に接続されているメモリセル９０部の中に不良ビットが
発生してリーク電流が発生した場合、レーザフユーズ９
２を切断することにより不良ビットをＶ　ｃｃｇ源から
切り離すことにより、不良ビットに発生したリーク電流
を断つことが可能となる。
例えば第１０図に示すような２個のＣＭＯＳ（相補性絶
縁ゲート型）インバータがクロス接続されてなるフリッ
プフロップＦＦと電荷転送用の２個のＮチャネルＭＯ３
）ランジスタＴ５およびＴ６をメモリセルとして使用し
たスタティックＲＡＭの場合、その待機時の消費電流を
非常に小さくすることができるという特徴がある。ここ
で、Ｔ１およびＴ２は駆動用のＮチャネルＭＯＳトラン
ジスタ、Ｔ３およびＴ４は負荷用のＰチャネルＭＯ３Ｉ
−ランジスタ、ＷＬはワード線、ＢＬおよびＢＬは相補
的なビット線対である。
しかし、このスタティックＲＡＭの数多くあるメモリセ
ルのうち１個でもリーク電流が発生すると、たとえその
メモリセルが機能的には問題なくても待機時の消費電流
が増加してしまい、その特徴が失われてしまう。この問
題に対して、第９図に示したような不良ビットに発生し
たリーク電流を断つ技術が非常に有効である。
次に、第１０図に示したメモリセルに発生するリーク電
流がどのような経路で発生するかについて説明する。第
１１図は、シリコンウェハ上に形成されている第１０図
のメモリセルの一方のＣＭＯＳインバータを構成するＮ
チャネルトランジスタとＰチャネルトランジスタとの断
面構造を示している。即ち、１００はＰ型シリコン基板
、１０１は素子分離領域、１０２および１０３はＰ型シ
リコン基板表面の一部に形成されている高濃度のＮ型不
純物層からなるＮチャネルトランジスタのソース領域お
よびドレイン領域、１０４はＮチャネルトランジスタの
少なくともチャネル領域上にゲート絶縁膜を介して対向
するように設けられたゲート電極、１０５はＰ型シリコ
ン基板表面の一部に形成されているＮウェル、１０６お
よび１０７はこのＮウェル表面の一部に形成されている
高濃度のＰ型不純物層からなるＰチャネルトランジスタ
のソース領域およびドレイン領域、１０８は上記Ｐチャ
ネルトランジスタの少なくともチャネル領域上にゲート
絶縁膜を介して対向するように設けられたゲート電極で
ある。
Ｎウェル１０５およびＰチャネルトランジスタのソース
領域１０６はＶＣＣ電源に接続され、Ｐ型シリコン基板
１００およびＮチャネルトランジスタのソース領域１０
２はＶＳＳ電源（接地電位）に接続され、Ｐチャネルト
ランジスタとＮチャネルトランジスタのドレイン領域同
士が配線１０９により接続され、Ｐチャネルトランジス
タとＮチャネルトランジスタのゲート電極同士が配線１
１０により接続されている。ここで、リーク電流経路を
Ｒ１−Ｒ１１で示している。
しかし、第９図に示したような不良ビットに発生したリ
ーク電流を断つ技術は、リーク電流経路Ｒ１〜Ｒ１１の
うち、リーク電流経路Ｒ１〜Ｒ７が発生した場合にはそ
のリーク電流経路によるリーク電流を断つことができる
が、残りのＲ８−Ｒ１１のようなＮウェル１０５に対す
るリーク電流経路が発生した場合には、このリーク電流
経路によるリーク電流を断つことはできないという問題
がある。
（発明が解決しようとする課題） 本発明は、上記したようにスタティックメモリセルのう
ちの不良ビットに発生するリーク電流がウェルに対する
リーク電流経路に発生した場合には、電源線に接続され
ているレーザフユーズを切断することにより不良ビット
を電源から切り離しても上記不良ビットのリーク電流を
断つことができないという問題点を解決すべくなされた
もので、上記不良ビットに発生するリーク電流がウェル
に対するリーク電流経路に発生した場合でも、この不良
ビットのリーク電流を断つことが可能となり、この不良
ビットを予備のビットに置換することによって不良ビッ
トを救済し得る半導体メモリを提供することを目的とす
る。
［発明の構成］ （課題を解決するための手段） 本発明は、ｎ行×ｍ列のスタティックメモリセルのアレ
イを有する半導体メモリにおいて、上記各メモリセルに
おける半導体基板とは逆導電型のウェルは上記メモリセ
ルアレイにおける各行毎または複数行毎に独立しており
、このウェルはそのウェル上に形成されているトランジ
スタのソースに接続されており、このウェル上に形成さ
れている各トランジスタのソース同士が上記独立したウ
ェル毎に共通の共通ソース配線に接続されており、この
独立したウェル毎の上記共通ソース配線とソース電源電
位とが選択的に切離す手段を介して接続されるか、また
は、上記共通ソース配線をソース電源電位あるいは前記
半導体基板と同じ電位に切換え接続するだめの切換えス
イッチ回路が設けられていることを特徴とする。
（作用） 不良行がない場合には、上記選択的に切離す手段または
切換えスイッチ回路により、この行の共通ソース配線が
所定の電源電位に設定され、この行のメモリセルは通常
通りに動作する。これに対して、ある行で不良セルが生
じてリーク電流が発生していることが検出された場合に
は、この行の選択的に切離す手段または切換えスイッチ
回路によって、この行の共通ソース配線が前記所定の電
源電位から分離されるので、この行のメモリセルにリー
ク電流が流れなくなる。そして、この不良行を予め備え
られた予備行と置換することにより不良ビットを救済す
ることができる。
（実施例） 以下、図面を参照して本発明の一実施例を詳細に説明す
る。
第１図は、不良ビット救済手段を備えたスタティックＲ
ＡＭにおけるｎ行×ｍ列のスタティックメモリセルＭＣ
・・・のアレイの一行分を代表的に取出して示しており
、ＷＬはワード線、ＢＬおよびＢＬは相補的なビット線
対である。メモリセルＭＣ・・・は、第１０図および第
１１図を参照して前述した従来例のメモリセルと同様に
、２個のＣＭＯＳインバータがクロス接続されてなるフ
リップフロップ（駆動用の２個のＮチャネルＭＯＳトラ
ンジスタＴ１およびＴ２と、負荷用の２個のＰチャネル
ＭＯｓトランジスタＴ３およびＴ４からなる）ＦＦと、
これに接続されている電荷転送用の２個のＮチャネルＭ
ＯＳトランジスタＴ５およびＴ６とからなり、駆動用の
ＮチャネルＭＯＳトランジスタＴ１およびＴ２の各ソー
スはＶＳＳ電源（接地電位）に接続されているが、従来
例のメモリセルとは次の点が異なる。
即ち、半導体基板とは逆導電型のウェル（本例ではＮウ
ェル）１０５は、上記メモリセルアレイにおける各行毎
に独立しており、このウェル１０５はそのウェル上に形
成されている負荷用のＰチャネルトランジスタＴ３およ
びＴ４のソースに接続されており、このウェル上に形成
されている負荷用の各ＰチャネルトランジスタＴ３・・
・およびＴ４・・・のソース同士が独立したウェル毎に
共通の共通ソース配線１に接続されている。そして、上
記独立したウェル毎の共通ソース配線１をソース電源用
のＶＣＣ電位に選択的に接続するためのスイッチ回路Ｓ
Ｗ１が設けられている。このスイッチ回路ＳＷＩは、共
通ソース配線１とＶＣＣＣＣ電位間に接続されている第
１のＰチャネルＭＯＳトランジスタＰ１と、同じく共通
ソース配線１とＶＳＳ電位との間に接続されている第１
のＮチャネルＭＯＳトランジスタＮ１と、２個のトラン
ジスタＰ１およびＮ１のゲート相互接続点とｖｓｓ？ｌ
Ｓ位との間に接続されている第２のＮチャネルＭＯＳト
ランジ°スタＮ２と、同じく２個のトランジスタＰ１お
よびＮ１のゲート相互接続点とＶＣＣ電位との間に接続
されている第２のＰチャネルＭＯＳトランジスタＰ２と
、上記２個のトランジスタＰ２およびＮ２のゲート相互
接続点とＶＳＳ電位との間に接続され、ゲートが２個の
トランジスタＰ２およびＮ２の直列接続点Ａに接続され
ている第３のＮチャネルＭＯＳトランジスタＮ３と、こ
の第３のＮチャネルＭＯＳトランジスタＮ３とＶｃｃ７
１ｆ位との間に接続されているレーザフユーズＦ（第３
のＮチャネルＭＯＳトランジスタＮ３とレーザフユーズ
Ｆとの直列接続点をＢで表す）とからなる。
上記メモリセルアレイにおいて、不良行がない場合には
、この行のスイッチ回路ＳＷＩにおけるレーザフユーズ
Ｆは切断されず、直列接続点ＢはＶ　ｃｃ７ｒ５位にな
り、このレーザフユーズＦを介してＶｃｃｔｔＳ位が与
えられる第２のＮチャネルＭＯ８Ｉ−ランジスタＮ２が
オンになり、直列接続点ＡはＶｓｓ電位になる。従って
、第１のＰチャネルＭＯＳトランジスタＰ１はオン、第
１のＮチャネルＭＯＳトランジスタＮ１はオフになり、
この行の共通ソース配線１はｖｅｃ電位に設定され、こ
の行のメモリセルは通常通りに動作する。
これに対して、上記メモリセルアレイにおいて、ある行
で不良セルが生じてリーク電流が発生していることが検
出された場合には、この行のスイッチ回路ＳＷＩにおけ
るレーザフユーズＦを切断する。これにより、このスイ
ッチ回路ＳＷＩの第２のＰチャネルＭＯＳトランジスタ
Ｐ２がオンになり、直列接続点ＡはＶＣＣ電位になり、
このＶＣＣ電位か与えられる第３のＮチャネルＭＯ３）
ランジスタＮ３がオンになり、直列接続点Ｂはｖ　ｓｓ
ｍ位になる。従って、第１のＰチャネルＭＯ８）ランジ
スタＰ１はオフ、第１のＮチャネルＭＯ８）ランジスタ
Ｎ１はオンになり、この行の共通ソース配線１はＶ　５
ｓ７１ｉ位に設定され、この行の全てのメモリセルは完
全にＶ　ｅｃｍ源から分離されるので、リーク電流が流
れなくなる。そして、この不良行を予め備えられた予備
行と置換することにより不良ビットを救済することがで
きる。
なお、第１のＮチャネルＭＯＳトランジスタＮ１は、Ｖ
ｃｃ電源から分離された共通ソース配線１か電位的に浮
遊状態になって機能的な副作用が生じることを防止する
ために設けられているが、この機能的な副作用が問題と
ならない場合には省略してもよい。
第１のＮチャネルＭＯＳトランジスタＮ１を省略したス
イッチ回路を用いたメモリセルアレイの一例を第２図に
示している。このスイッチ回路ＳＷＩ’　は、共通ソー
ス配線１とＶＣＣ電位との間に接続されているレーザフ
ユーズＦのみからなる。
このメモリセルアレイにおいて、不良行がない場合には
、この行のスイッチ回路ＳＷ１′におけるレーザフユー
ズＦは１Ｊ断されず、この行の共通ソース配線１はＶ　
ｃｃ？１位に設定されている。これに対して、ある行で
不良セルが生じてリーク電流が発生していることが検出
された場合には、この行のスイッチ回路ＳＷＩ’　にお
けるレーザフユーズＦを切断する。これにより、この行
の全てのメモリセルは完全にＶＣＣ電源から分離される
ので、リーク電流か流れなくなる。
なお、上記各実施例では、Ｐ型シリコン基板上のメモリ
セルを使用したスタティックＲＡＭを示したが、Ｎ型シ
リコン基板上のメモリセルを使用するスタティックＲＡ
Ｍの実施例を第３図および第４図に示す。
第３図に示すスタティックＲＡＭにおいて、ｎ行×ｍ列
のスタティックメモリセルＭＣ’　・・・は、第１図を
参照して前述したメモリセルＭ　Ｃ・・・と同様に、２
個のＣＭ、　ＯＳインバータかクロス接続されてなるフ
リップフロップ（駆動用の２個のＮチャネルＭＯＳトラ
ンジスタＴ１およびＴ２と、負荷用の２個のＰチャネル
ＭＯ３）ランジスタＴ３およびＴ４からなる）ＦＦと、
これに接続されている電荷転送用の２個のＮチャネルＭ
ＯＳトランジスタＴ５およびＴ６とからなるか、次の点
が異なる。即ち、負荷用のＰチャネルＭＯＳトランジス
タＴ３およびＴ４の各ソースはＶ　ｃｃ７！を位に接続
されているが、各行毎に独立している半導体基板とは逆
導電型のウェル（本例ではＰウェル）３１は、このウェ
ル上に形成されている駆動用のＮチャネルトランジスタ
Ｔ１およびＴ２のソースに接続されており、このウェル
上に形成されている各ＮチャネルトランジスタＴ１・・
・およびＴ２・・・のソ・−ス同士か独立したウェル毎
に共通の共通ソース配線２に接続されている。
そして、上記独立したウェル毎の共通ソース配線２をソ
ース電源用の電位（本例ではＶＳＳ電位）あるいは前記
半導体基板と同じ電位（本例ではＶｃｃ電位）に切換え
接続するための切換えスイッチ回路ＳＷ２・・・が設け
られている。この切換えスイッチ回路ＳＷ２・・・は、
共通ソース配線２とＶＳＳ電位との間に接続されている
第１のＮチャネルＭＯＳトランジスタＮ１と、同じく共
通ソース配線２とＶ　ｃｃ雷位との間に接続されている
第１のＰチャネルＭＯＳトランジスタＰ１と、２個のト
ランジスタＰ１およびＮ１のゲート相互接続点にそれぞ
れゲートが接続され、ＶＣＣ電位とＶｓｓ電位との間に
直列に接続されている第２のＰチャネルＭＯＳｌ−ラン
ジスタＰ２および第２のＮチャネルＭＯＳトランジスタ
Ｎ２と、２個のトランジスタＰ１およびＮ１のゲート相
互接続点とＶｓｓ電位との間に接続され、ゲートが２個
のトランジスタＰ２およびＮ２の直列接続点Ｂに接続さ
れている第３のＮチャネルＭＯＳトランジスタＮ３と、
この第３のＮチャネルＭＯＳｌ−ランジスタＮ３とＶｃ
ｃｆｌＳ位との間に接続されているレーザフユーズＦ（
第３のＮチャネルＭＯＳ）ランジスタＮ３とレーザフユ
ーズＦとの直列接続点をＡで表す）とからなる。
上記メモリセルアレイにおいて、不良行がない場合には
、この行のスイッチ回路ＳＷ２におけるレーザフユーズ
Ｆは切断されず、直列接続点ＡはＶｃｃ電位になり、こ
のレーザフユーズＦを介してＶ　ｃｃＺｆｆｉ位か与え
られる第１のＰチャネルＭＯ５）ランジスタＰ１はオフ
、第１のＮチャネルＭＯＳトランジスタＮ１はオンにな
り、この行の共通ソース配線２はＶ’ＳＳ電位に設定さ
れ、この行のメモリセルは通常通りに動作する。
これに対して、上記メモリセルアレイにおいて、ある行
で不良セルが生じてリーク電流が発生していることが検
出された場合には、この行のスイッチ回路ＳＷ２におけ
るレーザフユーズＦを切断する。これにより、このスイ
ッチ回路ＳＷ２の第２のＰチャネルＭＯＳトランジスタ
Ｐ２がオンになり、直列接続点ＢはＶｃｃ電位になり、
このＶｃｃ電位が与えられる第３のＮチャネルＭＯＳ）
ランジスタＮ３がオンになり、直列接続点ＡはＶｓｓ電
位になる。従って、第１のＰチャネルＭＯＳトランジス
タＰ１はオン、第１のＮチャネルＭＯＳトランジスタＮ
１はオフになり、この行の共通ソース配線２はＶｃｃ電
位に設定され、この行の全てのメモリセルは完全にＶｓ
ｓ電源から分離されるので、リーク７ｋ　ｍが流れなく
なる。そして、この不良行を予め備えられた予備行と置
換することにより不良ビットを救済することができる。
第１のＰチャネルＭＯＳトランジスタＰ１を省略したス
イッチ回路を用いたメモリセルアレイの一例を第４図に
示している。このスイッチ回路ＳＷ２’は、共通ソース
配線２とＶ　ｓｓ’Ｊｆ位との間に接続されているレー
ザフユーズＦのみからなる。
このメモリセルアレイにおいて、不良行がない場合には
、この行のスイッチ回路ＳＷ２’　におけるレーザフユ
ーズＦは切断されず、この行の共通ソース配線２はＶｓ
ｓ７１ｔ位に設定されている。これに対して、ある行で
不良セルが生じてリーク電流が発生していることか検出
された場合には、この行のスイッチ回路ＳＷ２’　にお
けるレーザフユーズＦを切断する。これにより、この行
の全てのメモリセルは完全にＶＳＳ電源から分離される
ので、リーク電流が流れなくなる。
なお、上記上記各実施例では、２個のＣＭＯＳインバー
タがクロス接続されてなるフリップフロップに電荷転送
用の２個のＮチャネルＭＯＳトランジスタが接続されて
なるスタティックメモリセルを使用したスタティックＲ
ＡＭを示したか、Ｎ型シリコン基板上のメモリセルを使
用するスタティックＲＡＭの場合には、第５図あるいは
第６図に示すように、駆動用の２個のＮチャネルＭＯＳ
トランジスタＴ１およびＴ２と、負荷用の２個の高抵抗
Ｒ１およびＲ２と、これに接続されている電荷転送用の
２個のＮチャネルＭＯＳトランジスタＴ５およびＴ６と
からなるスタティックメモリセルＭＣ”　・・を使用す
ることも可能である。第５図および第６図において、第
３図および第４図中と同一部分には同一符号を付してい
る。
また、上記各実施例では、メモリセルアレイにおける各
行毎にウェルを独立させているが、これに限らず、メモ
リセルアレイにおける複数行毎（例えば２行毎）にウェ
ルを独立させ、このウェルをこのウェル上に形成されて
いるトランジスタのソースに接続し、このウェル上に形
成されている各トランジスタのソース同士を独立した複
数行のウェル毎に共通の共通ソース配線に接続し、この
各共通ソース配線に対応して前記したようなスイッチ回
路ＳＷＩあるいはＳＷＩ’　または切換えスイッチ回路
ＳＷ２あるいはｓｗ２’を設けるようにしても、上記各
実施例と同様な効果が得らねる。
その−例として、第１図に示したメモリセルアレイの２
行毎にウェルを独立させた場合における２行く２列分の
メモリセルを取り出して平面パターンを第７図に示して
いる。ここで、ＷＬＩは第１行目のワード線、ＷＬ２は
第２行目のワード線、ＢＬＣ・・・はビット線コンタク
ト部、ＶｓｓＣ・・・はＶＳＳ線コンタクト部、１０５
は第１行目および第２行目に共通のＮウェル、１は共通
ソース線、ＭＣ・・・はメモリセルである。各メモリセ
ルＭＣ・・・において、Ｇｎ・・・はＮチャネルトラン
ジスタのゲート領域、ＤＣｎ・・・はＮチャネルトラン
ジスタのドレインコンタクト部、ＬＧ・・・はＣＭＯＳ
インバータのゲート線、Ｇｐ・・・はＰチャネルトラン
ジスタのゲ□−ト領域、ＤＣｐ・・・はＰチャネルトラ
ンジスタのトレインコンタクト部である。
［発明の効果］ 上述したように本発明によれば、不良ビットに発生する
リーク電流がウェルに対するリーク電流経路を含むどの
ような電流経路に発生した場合でも、この不良ビットの
リーク電流を完全に断つことが可能となり、この不良ビ
ットを予備のビットに置換して不良チップを救済した場
合の歩留りを飛躍的に向上し得る半導体メモリを実現で
きる。
【図面の簡単な説明】
第１図乃至第６図は本発明の半導体メモリのそれぞれ相
異なる実施例を示す構成説明図、第７図は第１図のメモ
リセルアレイの２行毎にウェルを独立させた場合におけ
る一部のメモリセルの平面パターンの一例を示す回路図
、第８図は不良ビット救済手段を備えた半導体メモリの
一般的な構成を示すブロック図、第９図は第８図の半導
体メモリにおける従来の不良ビット救済手段の一例を示
す回路図、第１０図は第８図のメモリにおける従来のス
タティックメモリセルを示す回路図、第１１図は第１０
図のメモリセルにおけるＣＭＯＳインバータ１個分を取
出して示す断面図である。 ＭＣ・・・、ＭＣ′・・・、ＭＣ’・・・　・・・・・
・メモリセル、Ｔ１〜Ｔ６・・・・・・メモリセルトラ
ンジスタ、Ｒ１、Ｒ２・・・・・高抵抗、１．２・・・
・・・共通ソース配線、１０５・・・・・・Ｎウェル、
３１・・・・・・Ｐウェル、ＳＷｌ、Ｓ　Ｗ　１　’　
・−−−−−スイッチ回路、ｓｗ２、ＳＷ２’　・・・
・・・切換えスイッチ回路、ＷＬ・・・、ＷＬＩ、ＷＬ
２・・・・・・ワード線、ＢＬ、ＢＬ・・・・・・ビッ
ト線対。 出願人代理人　弁理士　鈴江武彦

Claims (2)

    【特許請求の範囲】
  1. （１）ｎ行×ｍ列のスタティックメモリセルのアレイを
    有する半導体メモリにおいて、 前記各メモリセルにおける半導体基板とは逆導電型のウ
    ェルは前記メモリセルアレイにおける各行毎または複数
    行毎に独立しており、このウェルはこのウェル上に形成
    されているトランジスタのソースに接続されており、 このウェル上に形成されている各トランジスタのソース
    同士が前記独立したウェル毎に共通の共通ソース配線に
    接続されており、 この独立したウェル毎の前記共通ソース配線とソース電
    源電位とが選択的に切離す手段を介して接続されている
    ことを特徴とする半導体メモリ。
  2. （２）ｎ行×ｍ列のスタティックメモリセルのアレイを
    有する半導体メモリにおいて、 前記各メモリセルにおける半導体基板とは逆導電型のウ
    ェルは前記メモリセルアレイにおける各行毎または複数
    行毎に独立しており、このウェルはこのウェル上に形成
    されているトランジスタのソースに接続されており、 このウェル上に形成されている各トランジスタのソース
    同士が前記独立したウェル毎に共通の共通ソース配線に
    接続されており、 この独立したウェル毎の前記共通ソース配線をソース電
    源電位あるいは前記半導体基板と同じ電位に切換え接続
    するための切換えスイッチ回路が設けられていることを
    特徴とする半導体メモリ。
JP63228058A 1988-09-12 1988-09-12 半導体メモリ Expired - Lifetime JPH0682807B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP63228058A JPH0682807B2 (ja) 1988-09-12 1988-09-12 半導体メモリ
US07/405,885 US5097448A (en) 1988-09-12 1989-09-11 Semiconductor memory device capable of relieving defective bits
EP89116872A EP0359204B1 (en) 1988-09-12 1989-09-12 Semicondutor memory device capable of relieving defective bits
KR1019890013284A KR930004710B1 (ko) 1988-09-12 1989-09-12 반도체 메모리
DE68925087T DE68925087T2 (de) 1988-09-12 1989-09-12 Halbleiterspeicheranordnung, welche ein Herabsetzen der Anzahl mangelhafter Bits erlaubt

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63228058A JPH0682807B2 (ja) 1988-09-12 1988-09-12 半導体メモリ

Publications (2)

Publication Number Publication Date
JPH0276244A true JPH0276244A (ja) 1990-03-15
JPH0682807B2 JPH0682807B2 (ja) 1994-10-19

Family

ID=16870535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63228058A Expired - Lifetime JPH0682807B2 (ja) 1988-09-12 1988-09-12 半導体メモリ

Country Status (5)

Country Link
US (1) US5097448A (ja)
EP (1) EP0359204B1 (ja)
JP (1) JPH0682807B2 (ja)
KR (1) KR930004710B1 (ja)
DE (1) DE68925087T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6373760B1 (en) 2000-12-08 2002-04-16 Mitsubishi Denki Kabushiki Kaisha Static type semiconductor memory device adopting a redundancy system
JP2010198729A (ja) * 2010-04-16 2010-09-09 Renesas Electronics Corp 半導体記憶装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03245400A (ja) * 1990-02-21 1991-10-31 Mitsubishi Electric Corp 半導体メモリ装置
JP2782948B2 (ja) * 1990-11-16 1998-08-06 日本電気株式会社 半導体メモリ
US5446310A (en) * 1992-06-08 1995-08-29 North Carolina State University Integrated circuit power device with external disabling of defective devices and method of fabricating same
US5392187A (en) * 1992-08-12 1995-02-21 North Carolina State University At Raleigh Integrated circuit power device with transient responsive current limiting means
JP3354231B2 (ja) * 1993-09-29 2002-12-09 三菱電機エンジニアリング株式会社 半導体装置
US6750107B1 (en) * 1996-01-31 2004-06-15 Micron Technology, Inc. Method and apparatus for isolating a SRAM cell
EP0920025B1 (en) * 1997-11-28 2004-02-11 STMicroelectronics S.r.l. A low power RAM memory cell
DE60129793T2 (de) 2000-01-28 2008-04-30 Interuniversitair Micro-Electronica Centrum Vzw Verfahren zum transfer und stapeln von halbleiterbausteinen
US7437632B2 (en) * 2003-06-24 2008-10-14 Micron Technology, Inc. Circuits and methods for repairing defects in memory devices
TW201029012A (en) * 2009-01-23 2010-08-01 Nanya Technology Corp Operation method of suppressing current leakage in a memory and access method for the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5472691A (en) * 1977-11-21 1979-06-11 Toshiba Corp Semiconductor device
JPS58208998A (ja) * 1982-05-28 1983-12-05 Toshiba Corp 半導体ｃｍｏｓメモリ
US4587638A (en) * 1983-07-13 1986-05-06 Micro-Computer Engineering Corporation Semiconductor memory device
EP0186175A3 (en) * 1984-12-24 1989-02-08 Nec Corporation Semiconductor memory device having improved redundant structure
JPH0638320B2 (ja) * 1985-03-18 1994-05-18 日本電気株式会社 メモリ回路
US4685086A (en) * 1985-11-14 1987-08-04 Thomson Components-Mostek Corp. Memory cell leakage detection circuit
US4858182A (en) * 1986-12-19 1989-08-15 Texas Instruments Incorporated High speed zero power reset circuit for CMOS memory cells

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6373760B1 (en) 2000-12-08 2002-04-16 Mitsubishi Denki Kabushiki Kaisha Static type semiconductor memory device adopting a redundancy system
JP2002176111A (ja) * 2000-12-08 2002-06-21 Mitsubishi Electric Corp スタティック型半導体記憶装置
JP2010198729A (ja) * 2010-04-16 2010-09-09 Renesas Electronics Corp 半導体記憶装置

Also Published As

Publication number Publication date
EP0359204A2 (en) 1990-03-21
KR900005452A (ko) 1990-04-14
KR930004710B1 (ko) 1993-06-03
DE68925087D1 (de) 1996-01-25
EP0359204B1 (en) 1995-12-13
US5097448A (en) 1992-03-17
EP0359204A3 (en) 1991-08-28
JPH0682807B2 (ja) 1994-10-19
DE68925087T2 (de) 1996-05-30

Similar Documents

Publication Publication Date Title
US6741492B2 (en) Semiconductor memory device
US11133057B2 (en) Memory array with bit-lines connected to different sub-arrays through jumper structures
US10026470B2 (en) SRAM arrays and methods of manufacturing same
US6376297B1 (en) Latch-up prevention for memory cells
JPH0756759B2 (ja) スタティック型半導体記憶装置
US7038926B2 (en) Multi-port static random access memory
JPH0276244A (ja) 半導体メモリ
US5703816A (en) Failed memory cell repair circuit of semiconductor memory
US4682200A (en) Semiconductor memory device with matched equivalent series resistances to the complementary data lines
US4780851A (en) Semiconductor memory device having improved redundant structure
US6891743B2 (en) Semiconductor memory device having a capacitive plate to reduce soft errors
US6466506B2 (en) Semiconductor memory device capable of repairing small leak failure
CN112489701B (zh) 静态随机存取存储器组成的存储器元件
US7190610B2 (en) Latch-up prevention for memory cells
TW202013674A (zh) 具有帶狀單元的半導體裝置
JP3758251B2 (ja) 半導体記憶装置
US20050047225A1 (en) Semiconductor memory device
JPH05174597A (ja) 半導体記憶装置
US5852573A (en) Polyload sram memory cell with low stanby current
US5946226A (en) SRAM for SNM measurement
JP3208591B2 (ja) スタテックｒａｍデバイス
JP2687795B2 (ja) 半導体装置
EP0669654A1 (en) Memory cell
EP0032608A1 (en) Column line powered static ram cell
KR20010073744A (ko) 반도체 메모리장치의 셀 전원라인 배치방법

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081019

Year of fee payment: 14

EXPY Cancellation because of completion of term