JPH0276249A - 電子装置およびその作製方法 - Google Patents

電子装置およびその作製方法

Info

Publication number
JPH0276249A
JPH0276249A JP63227166A JP22716688A JPH0276249A JP H0276249 A JPH0276249 A JP H0276249A JP 63227166 A JP63227166 A JP 63227166A JP 22716688 A JP22716688 A JP 22716688A JP H0276249 A JPH0276249 A JP H0276249A
Authority
JP
Japan
Prior art keywords
electronic device
organic substance
die
lead frame
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63227166A
Other languages
English (en)
Inventor
Shunpei Yamazaki
舜平 山崎
Kazuo Urata
一男 浦田
Naoki Hirose
直樹 広瀬
Itaru Koyama
小山 到
Shinji Imato
今任 慎二
Kazuhisa Nakashita
中下 一寿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP63227166A priority Critical patent/JPH0276249A/ja
Publication of JPH0276249A publication Critical patent/JPH0276249A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/121Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by multiple encapsulations, e.g. by a thin protective coating and a thick encapsulation
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/015Manufacture or treatment of bond wires
    • H10W72/01515Forming coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、半導体装置等の電子部品を基板ま  。
たはリードフレームのダイ上に有機物を用いて固着する
電子装置の高僧φ■性化およびその作製方法に関する。
このため本発明は、これら全体を真空容器内に保持する
ことにより有機物中の気化成分を除去せしめるとともに
、この気化成分の基板またはダイ上への付着を防止する
ことにより、それらの上に本来密着させるべき保護膜ま
たは有機樹脂との密着性を向上させんとしたものである
そして、グイとそれに密着する保護膜との密着性を向上
させることにより、クラック、ふくれ(ダイの裏面側の
モールド剤が半田付の際、温度上昇のためダイ近傍の水
の気化により膨れてしまう現象をいう)の発生を防がん
としたものである。
「従来の技術」 従来、本発明人による特許側(半導体装置作製方法 昭
和58年特許願第106452号 昭和58年6月14
日出願)が知られている。
しかし従来は第4図にその概要を示すが、リードフレー
ム(35) 、 (35’)特にICチップがダイアタ
ッチされるダイ(35’)は銅、4270イ等の金属よ
りなり、この表面(M面)には金が印刷されている。
そして電子部品をダイアタッチ(24)させる際は30
0〜400 ’Cの熱処理と加圧処理により、ICチッ
プをダイ(35’)上に固着させていた。
このICチップのダイ上への他の固着方法として、室温
〜300°Cに加熱した有機物を用いる固着方法もある
。しかし、ダイアタッチ用の有機物中の不要有機ガス(
24°”)、(24′)等が脱気し、基板またはリード
フレーム上に付着してしまう。このため、この後、ただ
ちに有機樹脂のモールド(41)処理を行うと、このモ
ールド剤と銅または4270イとの間にきわめてはがれ
やすい吸着物および低級酸化物層(32)が残存してし
まう。
「従来の欠点」 このため、第4図に示した如く、プラスチック・モール
ド・パッケージは、一般に信頼性を低下させる水等がリ
ードフレームのダイの裏面等に集まり、半田付(一般に
260 ’C13〜10秒の溶融半田中への浸漬を行う
)の際、急激に気化し、その結果モールド剤が膨張する
応力が働く。そのためダイ(35’)とモールド剤(4
1’)との間の密着性が悪いと、この間の界面で熱歪に
よりクラック(33)。
(33’)およびボイド(42)の発生を誘発する。
これまで、絶縁性基板上にリードが形成された基板また
は金属リードフレームのダイ(35”)上に電子部品(
以下チップともいう)を固着させる。
この固着材用にエポキシ系の有機樹脂またはこれと銀と
が混合した銀ペースト等の有機物を含有する固着材(2
4) 、 (24’)を用いた。この固着材により電子
部品を基板またはフレーム上に固着させる際に、初期に
溶融状態であった有機物を化学反応または熱化学反応を
伴わせて固化する。これは安価かつ大量生産にはきわめ
て優れたものである。しかしこの有機物固着材(24)
 、 (24”)は大気中の室温の状態、ないし加熱(
100〜300°C)を行うと、この固着後の有機材ま
たは気化成分が残存する。この残存物は徐々に気化し、
基板またはダイ上に吸着するため、この後に形成する保
護膜またはモールド樹脂との密着性をも害してしまう。
「発明の構成」 本発明は、かかる従来のDIPまたはフラットパック等
のモールド封止された半導体集積回路または複数の電子
部品が基板またはリードフレーム上に有機物を含有する
固着材で固着させたハイブリッドrc等の高信頬性の電
子装置およびその信転性の低下を防ぐための作製方法を
提供するものである。本発明は、これら基板または金属
のリードフレーム上に有機物で電子部品を固着させ、さ
らにこの有機物を覆って無機物の保護膜を設けた。同時
にこの保護膜はモールド樹脂と金属との間に耐湿性の向
上、密着性の向上および有機物の外部への溶融防止の目
的で無機材料の保護膜を形成させることを特徴としてい
る。
このため、電子装置をターボ分子ポンプで真空排気する
真空容器中に保持することにより、有機物中の不要気体
成分を脱気するとともに、排気処理中のロータリーポン
プから逆流するオイルミストをも防ぐことにより、高信
鯨性を成就するものである。
さらに必要に応じて、この後同じ反応炉で同時に外部加
熱をすることなく、好ましくは室温(プラズマによる自
己発熱は若干ある)でプラズマ気相法によりこの金属表
面を含めてこれら全ての表面を保護膜で覆ってコーティ
ングを施し、その後にプラスチック・モールド処理によ
る封止を行うことを特徴としている。
第1図は本発明構造のプラスチックDIP(デュアルイ
ンライン型パッケイジ)またはフラットパックパッケイ
ジの継断面図を示す。
図面において、リードフレームのダイ(35’)に有機
物を含有する恨ペース) (24)等で密着させたチッ
プ(28)を有する。このチップアタッチの際に固着さ
せるための有機物の不要物が(24’)として側周辺に
はみだしている。チップ(28)と、このチップのアル
ミニューム・パッド(38)とステム(35)との間に
、金線(39)のワイヤボンドがなされている。
本発明は、このチップ(28)表面、パッド(38)表
面、ワイヤ(39)表面およびグイ(35’)の裏面に
対し、有機物(24) 、 (24’)中の不要気体成
分を脱気させ、それらが前記した表面に再吸収されない
ようにしたものである。このため、固着剤を含む電子装
置を高真空下に保持する。この高真空下は5×LO−’
〜I Xl0−8torrとし、排気は第2図に示す如
く、ロータリーポンプ(23)等からの有機物気体であ
るオイルの逆流を防ぐため、ターボ分子ポンプ(20)
を用いる。このターボ分子ポンプは連続的に排気するた
め、有機物気体であるオイルミストの逆流を防ぐことか
できる。さらに非生成物気体のプラズマ処理により、ダ
イアタッチの際発生した不要有機物気体成分および低級
酸化物およびナチュラルオキサイドを除去し、金属表面
を露呈(30)させ、この後、劣化防止用無機材料の保
護膜、特に窒化珪素膜(27)、 (27’)、 (2
7”)、 (27’ ”)、 (27””°)のプラズ
マCVD法によるコーティングを行う。
第2図は、本発明のチップがフレームにボンディングさ
れた構造の基板およびそれを複数個集合させた基体(2
)(基板および基体をまとめて基体とも以下では略記す
る)を複数配設させ、プラズマ処理方法により不要の半
固層した有機物、低級酸化物の除去および同一反応炉で
大気にこれらが触れて水等が吸着しないよう、同一反応
炉内で反応性気体を切り換えることによりプラズマCV
D法による窒化珪素膜のコーティングを行うための装置
の概要を示す。
図面において、反応系(6)、ドーピング系(5)を有
している。
反応系は、真空容器(以下反応室ともいう)(1)と予
備室(7)とを有し、ゲート弁(8) 、 (9)  
とを有している。反応室(1)は内側に供給側フード(
13)を有し、入口側(3)よりの反応性気体をフード
(14)のノズル(13)より下方向に吹き出し、排気
せしめている。
第2図における反応性気体は、フード(13)より枠構
造のホルダ(40)の内側およびフード(13′)によ
り囲まれた内側にてターボ分子ポンプ(20)で5XI
O−’〜I Xl0−”torr好ましくはlXl0−
’〜LX10−8Lorrに5〜30分保持することに
より、第1図における固着剤中の不要有機物ガスを真空
中に脱気し、かつ基板、フレーム等上への吸着を防いだ
本発明のプラズマ処理方法は、アルゴン、ネオン、ヘリ
ウム、クリプトン等の不活性物気体、または水素、窒素
、アンモニアを用いてもよい。しかし質量が大きくかつ
比較的安価なプラズマ化しやすい気体であるアルゴンが
好ましい。この真空中に電子装置を配設して、有機物中
の不要気体成分の脱気、電子装置表面上での有機気体成
分の再付着の防止、さらに不本意にして再付着した不要
有機物成分の除去用のプラズマ処理およびその後の無機
材料の保護膜形成を電子装置を外気に触れさせることな
く第2図の如きプラズマ処理装置を用いて行った。さら
にこの上面にプラスチックモールド(41)を行った。
この窒化珪素膜の如き保護膜は室温において、珪化物気
体とアンモニアまたは窒素とをプラズマ反応炉に導入し
、そこに電気エネルギを供給するいわゆるプラズマ気相
法により形成せしめた。
かくの如くして、窒化珪素膜の如き劣化防止用保護膜を
300〜5000人、一般には約1000人の厚さに形
成した後、公知のインジェクション・モールド法により
有機樹脂例えばエポキシ(例えば410B)モールド法
により注入・封止させた。さらにフレームをリード部(
37)にて曲げ、かつタイバーを切断する。さらにリー
ド部を酸洗いを行った後、リードにハンダメツキを行っ
た。
この反応容器を用い、プラズマ反応をさせ、基板または
基体(2)上での不要有機物、半有機物、低級酸化物の
除去および保護膜形成を行った。プラズマ処理または反
応後は排出側フード(14’)のノズル(13’)より
排気口(4)を経てバルブ(21)。
ターボ分子ポンプ(20)さらにロータリー型真空ポン
プまたはドライ真空ポンプ(23)に至る。
高周波電源(10)よりの電気エネルギは、マツチング
トランス(26)をへて、1〜500MH2例えば13
.56FIHzの周波数を上下間の一対の同じ大きさの
網状型+m(11)、 (11’)に加える。マツチン
グトランスの中点(25’)は接地レベル(25)とし
た。また周辺の枠構造のホルダ(40)は導体の場合は
接地レベル(22)とし、また絶縁体であってもよい。
反応性気体は、一対の電1(11)、 (12)により
供給された高周波エネルギにより励起させている。
また同一反応炉内における真空処理による脱気、プラズ
マ処理およびプラズマCVD法において、被形成体(2
)(以下基体(2)という)はサポータ(40’)上に
配設された枠構造のホルダ(40)内に一対の電極間の
電界の方向に平行に、さらに、いずれの電極(11) 
、 (12)からも離間させている。複数の基体(2)
は互いに一定の間隔(2〜13cm例えば6cm)また
は概略一定の間隔を有して配設されている。この多数の
基体(2)は、グロー放電により作られるプラズマ中の
陽光柱内に配設される。
この基体の要部を第3図(C)に示す。
第3図(A)は基体(2)において基体(35) 、 
(35“)を複数個一体化したリードフレーム上(45
)に半導体装置(28”)がボンディングされた電子装
置(29)を5〜25ケ、ユニット化した基体(45)
を有する。
複数の半導体チップがボンディングされた1本のリード
フレーム(45)における1つのリードフレーム(基板
)を第3図(B)に示す。
図面ではリードを左側のみ簡単のため示す。このA−A
″での縦断面図を第3図(C)の(29)に示す。
第3図(C)において、リードフレーム(35)、グイ
(35’)、半導体チップ(28)、金属線(39)よ
りなる基板(45)をさらに5〜300本集め、ジグ(
44)により一体化し、基体(2)として構成させてい
る。この基体(2)が第2図における基体(2)に対応
している。これをさらに5〜50枚(図面では7枚)陽
光社内に第2図では配設している。
第2図に示すごとき本発明方法における有機物の脱気方
法は、室温の条件下での5X10−’〜l×10−”t
orrに保持することに従った。
本発明において、この高真空脱気の後、反応容器内圧力
を中真空の5X10−’〜5 X 10− ’ tor
r例えば1 xlo−3〜I Xl0−3〜5×10−
1torrにおいて、プラズマを発生させ、窒化珪素膜
を形成するに際し、外部より加熱をしなくても充分に緻
密な絶縁膜を作ることができる。
そのプロセス上の1例を以下に示す。
「実施例IJ 第2図の高真空下に保持することによる不要有機物の脱
気、プラズマ処理装置およびプラズマCVD装置におい
て、ドーピング系(5)は珪化物気体であるジシラン(
SiJJ を(17)より、また窒化物気体であるアン
モニアまたは窒素を(16)より、プラズマ処理用の非
生成物気体であるアルゴンを(15)より供給している
。それらは流量計(1B) 、バルブ(19)により制
御されている。
例えば、大量生産のため基板温度は外部加熱を特に積極
的に行わない室温(プラズマによる自己加熱を含む)と
した。
まず反応空間(1)を1×1o弓〜l×1O−8tor
rに5〜15分保持し、有機物中の不要物気体を脱気さ
せるとともに、これを速やかに外部に排気した。
さらにその後5 Xl0−2torrにアルゴンを導入
しつつ、同時に排気し、電気エネルギを与え、プラズマ
化し基体(2)の表面のプラズマ処理を行った。
即ちこれらアルゴンに対し、13.56MHzの周波数
ニよりIKWの出力を一対の電極(11)、 (11”
)に10〜30分供給してプラズマ化した。するとこの
ダイの裏面に付着しているオイルミスト、不要有機物お
よび水分、低級酸化物を除去し、新たな金属面を露呈さ
せることができ、成膜する被膜の密着性を向上させるこ
とができた。
次にこのプラズマ処理がなされた被形成面上に保護膜を
同一反応炉で大気にふれさせることなく形成する。即ち
窒化珪素膜を形成する場合、反応性気体は例えば、5i
J6/Nz = 115とした。これらアルゴンに対し
、13.56MHzの周波数によりIKHの出力を一対
の電極(11)、 (11’)に供給した。かくして平
均1000人(1000人±200人)に約10分(平
均速度3A/秒)の被膜形成を行った。
窒化珪素膜はその絶縁耐圧8 X 106V/cm以上
を有し、比抵抗は2X10”Ωcmであった。赤外線吸
収スペクトルでは864cm −’の5i−N結合の吸
収ピークを有し、屈折率は2.0であった。
5χNaC1で溶解させた塩水中(95°C)に保有し
てところ、20時間を経ても何らの劣化も見られなかっ
た。このため、本発明の劣化防止用保護膜として用いる
ことを証明することができた。
かかる本発明方法で作られた電子装置に対し、85°C
/85χ(相対温度)で1000時間放置して、その後
、半田付けを260°C5秒行った。しかしこのモール
ドには何らのクラックもまたふくれも発生しなかった。
さらに85°C/85χで300ケ放置しプラスチック
モールドに吸水させ、その後260°C13秒の加熱を
行う条件の信頼性テストを行った。
その−例を以下の表に示す。
その結果、真空処理、プラズマ処理および保護膜の形成
を行うと100ケ中不良品零とすべて良品(No、 1
〜5)であり、また真空処理と保護膜形成の工程でもま
ったく不良品はなかった。(No、6〜10)シかし保
護膜がない場合は20ケ中4〜20ケが不良品(No、
13〜15)であり、また保護膜があっても真空処理が
十分でないと一部に不良品が発生してしまった。(No
、11〜12) さらに一般にアルミニューム・パッドの表面はモールド
材と密着性が悪い。しかし本発明の如くこのアルミパッ
ド(第1図(3B))上に保護膜を形成すると、ここで
の密着性が向上し、加えて窒化珪素膜は水、塩素に対す
るブロッキング効果(マスク効果)が大きい。このため
本発明構造の電子装置(例えば半導体集積回路)におい
ては、PCT(プレッシャー・クツカー・テスト) 2
atom、120°Cの条件下で20時間おいても、ま
ったく不良が観察されず、従来のICチップが50〜1
00フイツトの不良率を有していたが、5〜10フイツ
トにまでその不良率を下げることが可能になった。
なお本発明においては、高真空下に保持すること、およ
びプラズマ処理方法およびPCVD法において、電気エ
ネルギのみならず、10〜15μの波長の遠赤外線また
は300nm以下の紫外光を同時に加えた光エネルギを
用い有機物除去用のフォトクリーニング法を併用するこ
とは有効である。
「効果J 本発明において、基板またはリードフレーム上に電子部
品と有機物とを固着し、有機物を含むこれらを無機の保
護膜で覆ったため、この有機物中よりモールド剤への再
放出を防くことができ、その中に添加されている銀のマ
イグレイジョンも防ぎ得た。またフレームとモールド剤
との間の密着性を防ぐことも可能となった。また加熱に
必要な電力、時間がいらず、生産性に優れている。ダイ
の裏面に対しても、吸着有機物、低級酸化物を除去して
いるため、有機樹脂の密着性を向上させることができた
。また保護膜を形成すると、長期間たっても、有機樹脂
中の水分、塩素とダイの金属との間で反応を起こして低
級酸化物ができ、信頬性を低下させるという欠点がない
。そして裏面からの水分の侵入を防ぐことができる。こ
の電子装置のPCBへの半導体による装着の際、従来例
に示す如く、モールド材が加熱により膨れてしまうこと
を防くことができた。
本発明における保護膜は窒化珪素膜とした。しかしこれ
をDLC(ダイヤモンド・ライク・カーボン)膜、酸化
珪素膜、その他の絶縁膜の単層または多層膜であっても
よい。
さらに本発明において、電子部品チップは半導体素子と
して示したが、その他、絶縁基板上に金属導体が設けら
れ、これらに抵抗、コンデンサを固着させたハイブリッ
ドICであってもよく、ボンディングもワイヤボンディ
ングのみならずフリップチップボンディング、ハンダバ
ンプボンディングでもよい。
本発明において、チップの大きさが大きくなって、ダイ
を用いることなしにモールドする場合がある。しかしそ
の場合も基体としての基板またはリードフレーム、チッ
プのすべてを覆って保護膜を設けることは有効である。
上述した説明においては、リードフレーム上に半導体チ
ップを載置した場合について述べているが、本発明は特
にデュアルインライン型のリードフレームに限るもので
はなく、フラットパック型のリードフレームおよびその
他のリードフレームに対しても同様の機能を持つもので
あっても、同様の効果が期待できるものである。
【図面の簡単な説明】
第1図は本発明の耐湿テストおよび半田付はテストをし
た後のプラスチック・パッケージ半導体装置の縦断面部
の要部を示す。 第2図は本発明方法を実施するだめのプラズマ気相反応
装置の概要を示す。 第3図は第2図の装置のうちの基体部の拡大図を示す。 第4図は従来例のプラスチックパッケージを耐湿テスト
および半田付はテストをした後の縦断面図の要部を示す
。 87′ 茗IC ニ工■プ下1(A) ゝ、 0°’   E 3 (B 不 41”71

Claims (4)

    【特許請求の範囲】
  1. 1.電子部品を基板またはリードフレームのダイ上に有
    機物を含有する固着材により固着せしめた電子装置にお
    いて、前記固着材の表面を覆うとともに、前記基板また
    はリードフレームの表面をも覆って無機材料の保護膜を
    設けることを特徴とする電子装置。
  2. 2.特許請求の範囲第1項において、保護膜を覆って有
    機樹脂封止処理を行うことを特徴とする電子装置。
  3. 3.電子部品を基板またはリードフレームのダイ上に有
    機物を含有する固着材により固着せしめる電子装置の作
    製方法において、前記電子装置を高真空中に保持するこ
    とにより、前記有機物中の気体成分を脱気する工程と、
    前記電子装置を5×10^−^3〜5×10^−^1t
    orrの圧力下で非生成物気体でプラズマ処理する工程
    と、5×10^−^3〜5×10^−^1torrの圧
    力下で保護膜をプラズマ気相反応法により形成する工程
    とを有し、これら工程は同一真空容器内で処理すること
    を特徴とする電子装置作製方法。
  4. 4.特許請求の範囲第3項において、電子装置は外部加
    熱することなく、高真空中は5×10^−^4〜1×1
    0^−^8torrに保持されたことを特徴とする電子
    装置作製方法。
JP63227166A 1988-09-10 1988-09-10 電子装置およびその作製方法 Pending JPH0276249A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63227166A JPH0276249A (ja) 1988-09-10 1988-09-10 電子装置およびその作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63227166A JPH0276249A (ja) 1988-09-10 1988-09-10 電子装置およびその作製方法

Publications (1)

Publication Number Publication Date
JPH0276249A true JPH0276249A (ja) 1990-03-15

Family

ID=16856524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63227166A Pending JPH0276249A (ja) 1988-09-10 1988-09-10 電子装置およびその作製方法

Country Status (1)

Country Link
JP (1) JPH0276249A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0383365A (ja) * 1989-08-28 1991-04-09 Semiconductor Energy Lab Co Ltd 電子装置
US5685071A (en) * 1995-06-05 1997-11-11 Hughes Electronics Method of constructing a sealed chip-on-board electronic module
WO2015000592A1 (en) * 2013-07-03 2015-01-08 Rosenberger Hochfrequenztechnik Gmbh & Co. Kg Coated bond wires for die packages and methods of manufacturing said coated bond wires

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0383365A (ja) * 1989-08-28 1991-04-09 Semiconductor Energy Lab Co Ltd 電子装置
US5685071A (en) * 1995-06-05 1997-11-11 Hughes Electronics Method of constructing a sealed chip-on-board electronic module
WO2015000592A1 (en) * 2013-07-03 2015-01-08 Rosenberger Hochfrequenztechnik Gmbh & Co. Kg Coated bond wires for die packages and methods of manufacturing said coated bond wires
US9997489B2 (en) 2013-07-03 2018-06-12 Rosenberger Hochfrequenztechnik Gmbh & Co. Kg Coated bond wires for die packages and methods of manufacturing said coated bond wires

Similar Documents

Publication Publication Date Title
US5147822A (en) Plasma processing method for improving a package of a semiconductor device
JPH0244738A (ja) 電子装置作製方法
US5057900A (en) Electronic device and a manufacturing method for the same
US6191492B1 (en) Electronic device including a densified region
US5208467A (en) Semiconductor device having a film-covered packaged component
EP0342681B1 (en) Method of manufacturing an electrical device
CN102637578A (zh) 用于半导体器件封装的钝化层
JP2684387B2 (ja) 電子装置およびその作製方法
JPH0276249A (ja) 電子装置およびその作製方法
US6756670B1 (en) Electronic device and its manufacturing method
US5192995A (en) Electric device utilizing antioxidation film between base pad for semiconductor chip and organic encapsulating material
US5121187A (en) Electric device having a leadframe covered with an antioxidation film
CN101248520A (zh) 半导体装置的制造方法
JP2681167B2 (ja) 電子装置作製方法
JPH02181450A (ja) 電子装置作製方法
JP2802650B2 (ja) 電子装置
JPH02106952A (ja) 電子装置
JPS59231840A (ja) 半導体装置作成方法
JPH0260154A (ja) リードフレームおよびそれを用いた電子装置の作製方法
JPH01292849A (ja) 電子装置作製方法
JPH02102564A (ja) 電子装置およびその作製方法
JP2683694B2 (ja) 電子装置の作製方法
JPH02106940A (ja) 電子装置及びその作製方法
EP0363936B1 (en) Method of manufacturing electric devices
JPH02106954A (ja) 電子装置