JPH01292849A - 電子装置作製方法 - Google Patents
電子装置作製方法Info
- Publication number
- JPH01292849A JPH01292849A JP63195684A JP19568488A JPH01292849A JP H01292849 A JPH01292849 A JP H01292849A JP 63195684 A JP63195684 A JP 63195684A JP 19568488 A JP19568488 A JP 19568488A JP H01292849 A JPH01292849 A JP H01292849A
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- substrate
- chip
- silicon nitride
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/015—Manufacture or treatment of bond wires
- H10W72/01515—Forming coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Formation Of Insulating Films (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は半導体装置等の電子装置のワイヤボンディン
グ後の保護膜形成方法およびその後の封止に関する。
グ後の保護膜形成方法およびその後の封止に関する。
この発明は、プラスチック・モールド封止に関し、ファ
イナルコーティング用保護膜形成を半導体チップ（トラ
ンジスタまたはそれが複数個集積化された半導体装置を
以下チップという）の表面のみならず、ワイヤボンド用
パッドにボンディングされた金属細線（２５μφ）の少
なくともパッド近傍にコーティングすることにより、コ
ロ−ジョン（Ｔａ食）を防ぐことを目的としている。
イナルコーティング用保護膜形成を半導体チップ（トラ
ンジスタまたはそれが複数個集積化された半導体装置を
以下チップという）の表面のみならず、ワイヤボンド用
パッドにボンディングされた金属細線（２５μφ）の少
なくともパッド近傍にコーティングすることにより、コ
ロ−ジョン（Ｔａ食）を防ぐことを目的としている。
この発明は、プラスチック・モールド・パッケ−ジにお
いて、信軌性を低下する水等の湿度、即ち、単にプラス
チック・パッケージの有機樹脂のバルクのみならず、ワ
イヤを伝わり侵入する水、リードフレームの表面を伝わ
って侵入する水に対しても、ブロッキング効果を有した
、高信頼性の半導体装置を設けたことを特徴としている
。
いて、信軌性を低下する水等の湿度、即ち、単にプラス
チック・パッケージの有機樹脂のバルクのみならず、ワ
イヤを伝わり侵入する水、リードフレームの表面を伝わ
って侵入する水に対しても、ブロッキング効果を有した
、高信頼性の半導体装置を設けたことを特徴としている
。
この発明は、窒化珪素等の劣化防止用の保護膜形成（フ
ァイナル・コーティング）をウェハ・レベルにて行うの
ではなく、チップをリードフレーム上にダイボンディン
グ（ダイアタッチともいう）し、さらにワイヤ・ボンデ
ィングを完了させる。
ァイナル・コーティング）をウェハ・レベルにて行うの
ではなく、チップをリードフレーム上にダイボンディン
グ（ダイアタッチともいう）し、さらにワイヤ・ボンデ
ィングを完了させる。
かくして作られた電子装置はチップ表面のみならずリー
ドフレームのダイの裏面およびボンディングされたワイ
ヤおよびアルミニューム・パッドの露呈している部分に
対しても、同時に外部加熱をすることなく、好ましくは
室温（プラズマによる自己発熱は若干ある）でプラズマ
気相法により行うことにより、これら全ての表面に保護
膜コーティングが施される。その後にプラスチック・モ
ールド処理による封止を行うことを特徴としている。
ドフレームのダイの裏面およびボンディングされたワイ
ヤおよびアルミニューム・パッドの露呈している部分に
対しても、同時に外部加熱をすることなく、好ましくは
室温（プラズマによる自己発熱は若干ある）でプラズマ
気相法により行うことにより、これら全ての表面に保護
膜コーティングが施される。その後にプラスチック・モ
ールド処理による封止を行うことを特徴としている。
「従来の技術」
従来、本発明人による特許側（半導体装置作製方法 昭
和５８年特許願第１０６４５２号 昭和５８年６月１４
日出願）が知られている。
和５８年特許願第１０６４５２号 昭和５８年６月１４
日出願）が知られている。
チップのファイナル・コーティングは、ウェハ・レベル
にて行っていた。このため、その後工程にくるワイヤ・
ボンディング用のパッド部のアルミニューム（一般には
１００μＸ１００μ）はエポキシ・モールド一部に露呈
していた。
にて行っていた。このため、その後工程にくるワイヤ・
ボンディング用のパッド部のアルミニューム（一般には
１００μＸ１００μ）はエポキシ・モールド一部に露呈
していた。
故に、アルミニューム・パッドはコロ−ジョンを起こし
やすく、半導体装置の特性劣化、信頬性低下を誘発して
しまっていた。
やすく、半導体装置の特性劣化、信頬性低下を誘発して
しまっていた。
本発明はかかる従来のＤＩＰにおきる信顛性の低下を防
ぐための保護膜形成方法に関するものである。
ぐための保護膜形成方法に関するものである。
「発明の構成」
第１図は本発明構造のプラスチックＤＴＰの縦断面図を
示す。
示す。
図面において、リードフレームのダイ（３５”）に密着
させたチップ（２８）と、このチップのアルミニウム・
パッド（３８）とステム（３５）との間に金線（３９）
のワイヤボンドを行い、さらにこのチップ（２８）表面
、パッド（３８）表面、ワイヤ（３９）表面およびダイ
（３５’）の裏面に対し、劣化防止用保護膜、特に窒化
珪素膜（２７）のコーティングを行う。
させたチップ（２８）と、このチップのアルミニウム・
パッド（３８）とステム（３５）との間に金線（３９）
のワイヤボンドを行い、さらにこのチップ（２８）表面
、パッド（３８）表面、ワイヤ（３９）表面およびダイ
（３５’）の裏面に対し、劣化防止用保護膜、特に窒化
珪素膜（２７）のコーティングを行う。
さらに好ましくは、ワイヤ全体のみならず、ステム（３
５）上面およびそこにボンディングされたワイヤの表面
および裏面に対しても、コーティング（２７’）をした
ものである。
５）上面およびそこにボンディングされたワイヤの表面
および裏面に対しても、コーティング（２７’）をした
ものである。
この窒化珪素膜の如き保護膜は、室温において、珪化物
気体とアンモニアまたは窒素とをプラズマ反応炉に導入
し、そこに電気エネルギを供給するいわゆるプラズマ気
相法により形成せしめた。
気体とアンモニアまたは窒素とをプラズマ反応炉に導入
し、そこに電気エネルギを供給するいわゆるプラズマ気
相法により形成せしめた。
このようにして、窒化珪素膜の如き劣化防止用保護膜を
３００〜５０００人、一般には約１０００人の厚さに形
成した後、公知のインジェクション・モールド法により
有機樹脂例えばエポキシ（例えば４１０Ｂ）モールド法
により注入・封止させた。さらにフレームをリード部（
３７）にて曲げ、かつタイバーを切断する。さらにリー
ド部を酸洗いを行った後、リードにハンダメツキを行っ
た。
３００〜５０００人、一般には約１０００人の厚さに形
成した後、公知のインジェクション・モールド法により
有機樹脂例えばエポキシ（例えば４１０Ｂ）モールド法
により注入・封止させた。さらにフレームをリード部（
３７）にて曲げ、かつタイバーを切断する。さらにリー
ド部を酸洗いを行った後、リードにハンダメツキを行っ
た。
かかる本発明の半導体装置の構造において、信軌性が低
下をするモールドバルクからの水の侵入（３３）、ワイ
ヤ（３９）表面を伝わる水の侵入（３３°）、クラック
からの水の侵入（３３” ）、 （３３”’）のすべて
に対しコロ−ジョンを防ぐことができるようになった。
下をするモールドバルクからの水の侵入（３３）、ワイ
ヤ（３９）表面を伝わる水の侵入（３３°）、クラック
からの水の侵入（３３” ）、 （３３”’）のすべて
に対しコロ−ジョンを防ぐことができるようになった。
特にアルミニューム・パッド（３８）の全ての表面が直
接モールド材に露呈・接触していす、加えて窒化珪素膜
は水、塩素に対するブロッキング効果（マスク効果）が
大きい。このため本発明構造の半導体においては、ＰＣ
Ｔ （プレッシャー・クツカー・テスト） １０ａｔ
ｏｍ、１００時間、１５０°Ｃの条件下においても、ま
ったく不良が観察されず、従来の１ｃチツプは５０〜１
００フイツトの不良率を有していたが、５〜１０フイツ
トにまでその不良率を下げることが可能になった。
接モールド材に露呈・接触していす、加えて窒化珪素膜
は水、塩素に対するブロッキング効果（マスク効果）が
大きい。このため本発明構造の半導体においては、ＰＣ
Ｔ （プレッシャー・クツカー・テスト） １０ａｔ
ｏｍ、１００時間、１５０°Ｃの条件下においても、ま
ったく不良が観察されず、従来の１ｃチツプは５０〜１
００フイツトの不良率を有していたが、５〜１０フイツ
トにまでその不良率を下げることが可能になった。
第２図は本発明のチップがフレームにボンディングされ
た構造の基板およびそれを複数個集合させた基体（２）
（基板および基体をまとめて基体とも以下では略記する
）を複数配設させ、プラズマ活性状態により窒化珪素膜
のコーティングを行うための装置の概要を示す。
た構造の基板およびそれを複数個集合させた基体（２）
（基板および基体をまとめて基体とも以下では略記する
）を複数配設させ、プラズマ活性状態により窒化珪素膜
のコーティングを行うための装置の概要を示す。
図面において、反応系（６）、ドーピング系（５）を有
している。
している。
反応系は、反応室（１）と予備室（７）とを有し、ゲー
ト弁（８） 、 （９）とを有している。反応室（１）
は内側に供給側フードを有し、フード（１３）のノズル
より入口側（３）よりの反応性気体を下方向に吹き出し
、プラズマ反応をさせ、基板または基体上に保護膜形成
を行った。反応後は排出側フード（１４）より、排気口
（４）を経てバルブ（２１）、真空ポンプ（２０）に至
る。高周波電源（１０）よりの電気エネルギは、マツチ
ングトランス（２３）をへて、１〜５００ＭＨｚ例えば
１３．５６ＭＨｚの周波数を上下間の一対の同じ大きさ
の網状電極（１１） 、 （１１’）に加える。さらに
マツチングトランスの中点（２５’）は接地レベル（２
５）とし、ここと基体（２）との間にはバイアス（１２
）、ＤＣまたはＡＣバイアス（１〜５００ＫＨｚ例えば
５０にｆｉｚ）を必要に応じて加えた。または基体を接
地レベルとした。
ト弁（８） 、 （９）とを有している。反応室（１）
は内側に供給側フードを有し、フード（１３）のノズル
より入口側（３）よりの反応性気体を下方向に吹き出し
、プラズマ反応をさせ、基板または基体上に保護膜形成
を行った。反応後は排出側フード（１４）より、排気口
（４）を経てバルブ（２１）、真空ポンプ（２０）に至
る。高周波電源（１０）よりの電気エネルギは、マツチ
ングトランス（２３）をへて、１〜５００ＭＨｚ例えば
１３．５６ＭＨｚの周波数を上下間の一対の同じ大きさ
の網状電極（１１） 、 （１１’）に加える。さらに
マツチングトランスの中点（２５’）は接地レベル（２
５）とし、ここと基体（２）との間にはバイアス（１２
）、ＤＣまたはＡＣバイアス（１〜５００ＫＨｚ例えば
５０にｆｉｚ）を必要に応じて加えた。または基体を接
地レベルとした。
周辺の枠構造のホルダ（４０）は導体の場合は接地レベ
ルとし、また絶縁体であってもよい。そして反応性気体
は一対の電極（１１）、 （１２）により供給された高
周波エネルギにより励起され、必要に応じて加えられた
低周波バイアスエネルギにより被形成面を有する電子部
品がバイアス印加され、ワイヤボンドがなされ、このチ
ップ、ボンディングワイヤおよびその近傍にコーティン
グされるようにした。このプラズマ活性状態において、
被膜の被形成体（２）（以下基体（２）という）は、サ
ポータ（４０°）上に配設された枠構造のホルダ（４０
）内に一対の電極間の電界の方向に平行に、さらにいず
れの電極（１１） 、 （１２）からも離間させている
。そして複数の基体は互いに一定の間隔（３〜１３ｃｍ
例えば８ｃｍ ）または概略一定の間隔を有して配設さ
れている。
ルとし、また絶縁体であってもよい。そして反応性気体
は一対の電極（１１）、 （１２）により供給された高
周波エネルギにより励起され、必要に応じて加えられた
低周波バイアスエネルギにより被形成面を有する電子部
品がバイアス印加され、ワイヤボンドがなされ、このチ
ップ、ボンディングワイヤおよびその近傍にコーティン
グされるようにした。このプラズマ活性状態において、
被膜の被形成体（２）（以下基体（２）という）は、サ
ポータ（４０°）上に配設された枠構造のホルダ（４０
）内に一対の電極間の電界の方向に平行に、さらにいず
れの電極（１１） 、 （１２）からも離間させている
。そして複数の基体は互いに一定の間隔（３〜１３ｃｍ
例えば８ｃｍ ）または概略一定の間隔を有して配設さ
れている。
この多数の基体（２）は、グロー放電により作られるプ
ラズマ中の陽光柱内に配設される。さらにこの基体は第
３図（Ａ）に示す如く、その次工程の有機樹脂のトラン
スファモールド工程で一度に注入する手段、または基板
の配設手段用のジグと同一ジグを金属材料で作り、ここ
に電気的にへＣバイアスが加わるようになっている。
ラズマ中の陽光柱内に配設される。さらにこの基体は第
３図（Ａ）に示す如く、その次工程の有機樹脂のトラン
スファモールド工程で一度に注入する手段、または基板
の配設手段用のジグと同一ジグを金属材料で作り、ここ
に電気的にへＣバイアスが加わるようになっている。
第３図（Ａ）は基体（２）においてリードフレーム上に
半導体装置（２８）がボンディングされた電子装置（２
９）を５〜２５ケ、ユニット化した基板（４１）を１０
〜５０ケ有する。そして複数の半導体チップがボンディ
ングされた１本のリードフレーム（４１）（基板）のＡ
−Ａ’の縦断面図を第３図（Ｂ）に示す。第３図（Ｂ）
において、ジグ（４４）はリードフレーム（３５） 、
半導体チップ（２８）、金属線（３９）よりなる。
半導体装置（２８）がボンディングされた電子装置（２
９）を５〜２５ケ、ユニット化した基板（４１）を１０
〜５０ケ有する。そして複数の半導体チップがボンディ
ングされた１本のリードフレーム（４１）（基板）のＡ
−Ａ’の縦断面図を第３図（Ｂ）に示す。第３図（Ｂ）
において、ジグ（４４）はリードフレーム（３５） 、
半導体チップ（２８）、金属線（３９）よりなる。
第２図における反応性気体はフード（１３）より枠構造
のホルダ（４０）の内側およびフード（１４）により囲
まれた内側にてプラズマ活性状態で基板上に被膜形成が
なされ、フレークが反応室内で作られないようにしてい
る。以下に実施例に従って概略を示す。
のホルダ（４０）の内側およびフード（１４）により囲
まれた内側にてプラズマ活性状態で基板上に被膜形成が
なされ、フレークが反応室内で作られないようにしてい
る。以下に実施例に従って概略を示す。
第２図に示すごとき本発明方法におけるＰＣＶＤ法は、
基板にＡＣバイアスを加え、かつプラズマ陽光社内に保
持され、かつ窒化珪素膜を形成するに際し、外部より加
熱をしなくても充分に緻密な絶縁膜を作ることができる
という特徴を有する。
基板にＡＣバイアスを加え、かつプラズマ陽光社内に保
持され、かつ窒化珪素膜を形成するに際し、外部より加
熱をしなくても充分に緻密な絶縁膜を作ることができる
という特徴を有する。
そのプロセス上の１例を以下に示す。
「実施例１」
第２図のプラズマＣＶＤ装置において、ドーピング系は
珪化物気体であるジシラン（Ｓｉ２Ｈ６）を（１７）よ
り、また窒化物気体であるアンモニアまたは窒素を（１
６）より、スパッタ用の非生成物気体であるアルゴンを
（１５）より供給している。それらは流量計（１８）
、バルブ（１９）により制御されている。
珪化物気体であるジシラン（Ｓｉ２Ｈ６）を（１７）よ
り、また窒化物気体であるアンモニアまたは窒素を（１
６）より、スパッタ用の非生成物気体であるアルゴンを
（１５）より供給している。それらは流量計（１８）
、バルブ（１９）により制御されている。
例えば、基板温度は外部加熱を特に積極的に行わない室
温（プラズマによる自己加熱を含む）とした。そしてま
ず反応空間（１）にアルゴンを導入し、基体（２）の表
面のプラズマ処理を行った。即ち、これらアルゴンに対
し、１３．５６ ＭＨｚの周波数によりＩＫＨの出力を
一対の電極（１１）、 （１１’）に供給した。またＡ
Ｃバイアス用の５０ Ｋ ＩＩ ｚの周波数の電気エネ
ルギ（２４）を基体（２）に１００〜５００ Ｈの出力
で加える。するとこのダイの裏面に付着している水分、
低級酸化物を除去することができ、成膜する被膜の密着
性を向上させることができた。
温（プラズマによる自己加熱を含む）とした。そしてま
ず反応空間（１）にアルゴンを導入し、基体（２）の表
面のプラズマ処理を行った。即ち、これらアルゴンに対
し、１３．５６ ＭＨｚの周波数によりＩＫＨの出力を
一対の電極（１１）、 （１１’）に供給した。またＡ
Ｃバイアス用の５０ Ｋ ＩＩ ｚの周波数の電気エネ
ルギ（２４）を基体（２）に１００〜５００ Ｈの出力
で加える。するとこのダイの裏面に付着している水分、
低級酸化物を除去することができ、成膜する被膜の密着
性を向上させることができた。
次にこのプラズマ処理がなされた被形成面上に保護膜を
形成する。即ち窒化珪素膜を形成する場合、反応性気体
は例えば、Ｎｌｈ／ＳｉＪ、／Ｎｚ ＝ １／３１５と
した。即ちこれらアルゴンに対し、１３．５６ ＭＨｚ
の周波数によりＩＫ−の出力を一対の電極（１１） 、
（１１’）に供給した。またＡＣバイアス用の５０Ｋ
Ｉｌｚの周波数の電気エネルギ（２４）を基体（２）に
１００〜５００−の出力で加える。かくして平均１００
０人（１０００人±２００人）に約１０分（平均速度３
Ａ／秒）の被膜形成を行った。
形成する。即ち窒化珪素膜を形成する場合、反応性気体
は例えば、Ｎｌｈ／ＳｉＪ、／Ｎｚ ＝ １／３１５と
した。即ちこれらアルゴンに対し、１３．５６ ＭＨｚ
の周波数によりＩＫ−の出力を一対の電極（１１） 、
（１１’）に供給した。またＡＣバイアス用の５０Ｋ
Ｉｌｚの周波数の電気エネルギ（２４）を基体（２）に
１００〜５００−の出力で加える。かくして平均１００
０人（１０００人±２００人）に約１０分（平均速度３
Ａ／秒）の被膜形成を行った。
窒化珪素膜はその絶縁耐圧８ Ｘ１０”Ｖ／ｃｍ以上を
有し、比抵抗は２ ＸＩＯ”Ωｃ１１であった。赤外線
吸収スペクトルでは８６４ｃｍ −’の５ｉ−Ｎ結合の
吸収ピークを有し、屈折率は２．０であった。
有し、比抵抗は２ ＸＩＯ”Ωｃ１１であった。赤外線
吸収スペクトルでは８６４ｃｍ −’の５ｉ−Ｎ結合の
吸収ピークを有し、屈折率は２．０であった。
５χＮａＣ１で溶解させた塩水中（９５°Ｃ）に保有し
てところ、２０時間を経ても何らの劣化も見られなかっ
た。このため、本発明が劣化防止用保護膜として用いる
ことを証明することができた。
てところ、２０時間を経ても何らの劣化も見られなかっ
た。このため、本発明が劣化防止用保護膜として用いる
ことを証明することができた。
ホルダ（４０）は枠の内側の大きさ６０ｃｍ Ｘ ６０
ｃｍ＋を有し、電極間距離は３０ｃｍ （有効２０ｃａ
＋ ）としている。
ｃｍ＋を有し、電極間距離は３０ｃｍ （有効２０ｃａ
＋ ）としている。
また第２図の基体（２）の部分を拡大した図面を第３図
に示す。
に示す。
第３図において、（Ａ）はプレスモールド注入装置にお
けるリードフレームＩＯケ付の基体側のジグである。こ
のジグのＡ−Ａ’の断面図を（１３）に示す。
けるリードフレームＩＯケ付の基体側のジグである。こ
のジグのＡ−Ａ’の断面図を（１３）に示す。
ダイ（３５′）上のチップ（２８）をワイヤ（３９）で
フレーム（３５）にボンディングをして基板を構成して
いる。そして、これらが複数ケリードフレーム上に配設
されて基体を構成している。この基体を構成するフレー
ムを１０ケ並べている他の基体のジグ（２）では樹脂モ
ールドされるべき基体は（４２）よりパス（４３）をへ
て領域（４１）を加熱加圧して注入するようになってい
る。このジグの大きさ、フレーム上でのチップの数は仕
様によって変更され得る。
フレーム（３５）にボンディングをして基板を構成して
いる。そして、これらが複数ケリードフレーム上に配設
されて基体を構成している。この基体を構成するフレー
ムを１０ケ並べている他の基体のジグ（２）では樹脂モ
ールドされるべき基体は（４２）よりパス（４３）をへ
て領域（４１）を加熱加圧して注入するようになってい
る。このジグの大きさ、フレーム上でのチップの数は仕
様によって変更され得る。
第３図（Ｃ）は、リード部の右側を省略した１６ピンの
例を示している。そして４２７０イまたは銅フレーム（
３５）のステムとダイ（３５’）上のチップ（２８）と
のポンディングパッドとの間に直接的にボンディングを
している。しかしこの形状以外の任意のピン数、形状を
も同様に有せしめ得ることはいうまでもない。
例を示している。そして４２７０イまたは銅フレーム（
３５）のステムとダイ（３５’）上のチップ（２８）と
のポンディングパッドとの間に直接的にボンディングを
している。しかしこの形状以外の任意のピン数、形状を
も同様に有せしめ得ることはいうまでもない。
即ち本発明の作製方法は、単に保護膜を窒化珪素膜をワ
イヤボンドした後にチップ上、ダイ（３５°）の裏面に
コーティングするという特長を有するのみならず、パッ
ド、チップ表面、ダイの裏面に対しても均一な膜厚をコ
ーティングする。また反応性気体の活性化は高周波を用
いるため活性化率を高くすることができた。
イヤボンドした後にチップ上、ダイ（３５°）の裏面に
コーティングするという特長を有するのみならず、パッ
ド、チップ表面、ダイの裏面に対しても均一な膜厚をコ
ーティングする。また反応性気体の活性化は高周波を用
いるため活性化率を高くすることができた。
なお本発明においては、ｐｃｖｏ法において、電気エネ
ルギのみならず、１０〜１５μの波長の遠赤外線または
３（１０ｎｍ以下の紫外光を同時に加えた光エネルギを
用いるフォトＣＶＤ （またはフォトＦＰＣＶＤ）法を
併用することは有効である。
ルギのみならず、１０〜１５μの波長の遠赤外線または
３（１０ｎｍ以下の紫外光を同時に加えた光エネルギを
用いるフォトＣＶＤ （またはフォトＦＰＣＶＤ）法を
併用することは有効である。
「効果」
本発明において、プラズマ処理を室温で行ったため、ダ
イにチップをアタッチした時に有機樹脂を加熱して劣化
させることがない。また加熱に必要な電力、時間が省け
、生産性に優れている。加えて、ダイの裏面に対しても
、チップの表面と同様に保護膜をコートしているため、
裏側での第１図の（３３”）の如きクランクを誘発させ
にくい。そして裏面からの水分の侵入を防ぐことができ
る。
イにチップをアタッチした時に有機樹脂を加熱して劣化
させることがない。また加熱に必要な電力、時間が省け
、生産性に優れている。加えて、ダイの裏面に対しても
、チップの表面と同様に保護膜をコートしているため、
裏側での第１図の（３３”）の如きクランクを誘発させ
にくい。そして裏面からの水分の侵入を防ぐことができ
る。
またこの電子装置のＰＣＢへの半導体による装着の際、
モールド材が加熱により膨れてしまうことを防ぐことが
できた。
モールド材が加熱により膨れてしまうことを防ぐことが
できた。
本発明における保護膜は窒化珪素膜とした。しかしこれ
はＤＬＣ（ダイヤモンド・ライク・カーボン）膜、酸化
珪素膜、その他の絶縁膜の単層または多層膜であっても
よい。
はＤＬＣ（ダイヤモンド・ライク・カーボン）膜、酸化
珪素膜、その他の絶縁膜の単層または多層膜であっても
よい。
さらに本発明において、電子部品チップは半導体素子と
して示したが、その他、抵抗、コンデンサであってもよ
く、ボンディングもワイヤボンディングのみならずフリ
ップチップボンディング、ハンダバンプボンディングで
もよい。
して示したが、その他、抵抗、コンデンサであってもよ
く、ボンディングもワイヤボンディングのみならずフリ
ップチップボンディング、ハンダバンプボンディングで
もよい。
本発明において、チップの大きさが大きくなってダイを
用いることなしにモールドする場合がある。しかしその
場合も基体としてのリードフレーム、チップのすべてを
覆って保護膜を設けることは有効である。
用いることなしにモールドする場合がある。しかしその
場合も基体としてのリードフレーム、チップのすべてを
覆って保護膜を設けることは有効である。
上述した説明においては、リードフレーム半導体チップ
を載置した場合について述べて・が、本発明は特にデュ
アルインライン型のりフレームに限るものではなく、フ
ラットバラのリードフレームおよびその他のリードフレ
に対しても同様の機能を持つものであっても様の効果が
期待できるものである。
を載置した場合について述べて・が、本発明は特にデュ
アルインライン型のりフレームに限るものではなく、フ
ラットバラのリードフレームおよびその他のリードフレ
に対しても同様の機能を持つものであっても様の効果が
期待できるものである。
第１図は本発明のデュアル・イン・ラインラスチック・
パッケージ半導体装置を示す。 第２図は本発明方法を実施するためのプラ気相反応装置
の概要を示す。 第３図は第２図の装置のうちの基体部の拡を示す。
パッケージ半導体装置を示す。 第２図は本発明方法を実施するためのプラ気相反応装置
の概要を示す。 第３図は第２図の装置のうちの基体部の拡を示す。
Claims (1)
- 【特許請求の範囲】 １、リードフレーム上に電子部品チップをボンディング
した電子装置を有する基板または該基板を集合させた基
体を覆って保護膜形成を行うに際し、一対の電極間にグ
ロー放電により作られたプラズマ内に前記基板または基
体を配設せしめ、前記基板または基体の裏面および前記
電子部品、ボンディング部およびその周辺の表面に前記
保護膜形成を行うことを特徴とする電子装置作製方法。 ２、リードフレーム上に電子部品チップをボンディング
した電子装置を有する基板または該基板を集合させた基
体上に保護膜形成を行うに際し、一対の電極間にグロー
放電により作られたプラズマ内に前記基板または基体を
配設せしめ、外部より加熱することなしに前記電子部品
、ボンディング部およびその周辺の表面に前記保護膜形
成を行うことを特徴とする電子装置作製方法。 ３、特許請求の範囲第１項において、基板または基体上
に保護膜形成を施す工程の後、樹脂封止処理を行うこと
を特徴とする電子装置作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63195684A JPH01292849A (ja) | 1988-08-05 | 1988-08-05 | 電子装置作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63195684A JPH01292849A (ja) | 1988-08-05 | 1988-08-05 | 電子装置作製方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63124360A Division JPH01292846A (ja) | 1988-05-19 | 1988-05-19 | 電子装置作製方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01292849A true JPH01292849A (ja) | 1989-11-27 |
Family
ID=16345279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63195684A Pending JPH01292849A (ja) | 1988-08-05 | 1988-08-05 | 電子装置作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01292849A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0601323A1 (en) * | 1992-12-10 | 1994-06-15 | International Business Machines Corporation | Integrated circuit chip composite |
| WO2004061959A1 (en) * | 2002-12-18 | 2004-07-22 | Freescale Semiconductor, Inc. | Packaged ic using insulated wire |
| US7635664B2 (en) | 2001-05-21 | 2009-12-22 | Bayer Cropscience Ag | Herbicidal substituted benzoylpyrazoles |
-
1988
- 1988-08-05 JP JP63195684A patent/JPH01292849A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0601323A1 (en) * | 1992-12-10 | 1994-06-15 | International Business Machines Corporation | Integrated circuit chip composite |
| US5656830A (en) * | 1992-12-10 | 1997-08-12 | International Business Machines Corp. | Integrated circuit chip composite having a parylene coating |
| US7635664B2 (en) | 2001-05-21 | 2009-12-22 | Bayer Cropscience Ag | Herbicidal substituted benzoylpyrazoles |
| WO2004061959A1 (en) * | 2002-12-18 | 2004-07-22 | Freescale Semiconductor, Inc. | Packaged ic using insulated wire |
| US7138328B2 (en) | 2002-12-18 | 2006-11-21 | Freescale Semiconductor, Inc. | Packaged IC using insulated wire |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5147822A (en) | Plasma processing method for improving a package of a semiconductor device | |
| JPH0244738A (ja) | 電子装置作製方法 | |
| US5208467A (en) | Semiconductor device having a film-covered packaged component | |
| US5057900A (en) | Electronic device and a manufacturing method for the same | |
| EP0342681B1 (en) | Method of manufacturing an electrical device | |
| US6191492B1 (en) | Electronic device including a densified region | |
| US5438222A (en) | Electronic device with plural pad connection of semiconductor chip to leads | |
| JPH01292849A (ja) | 電子装置作製方法 | |
| JP2684387B2 (ja) | 電子装置およびその作製方法 | |
| US5121187A (en) | Electric device having a leadframe covered with an antioxidation film | |
| US6756670B1 (en) | Electronic device and its manufacturing method | |
| JP2802650B2 (ja) | 電子装置 | |
| JPH0260154A (ja) | リードフレームおよびそれを用いた電子装置の作製方法 | |
| JPH01292846A (ja) | 電子装置作製方法 | |
| JPS59231840A (ja) | 半導体装置作成方法 | |
| JPH0276249A (ja) | 電子装置およびその作製方法 | |
| JPH01292833A (ja) | 電子装置作製方法 | |
| JPH0383353A (ja) | 電子装置の作製方法 | |
| JP2683694B2 (ja) | 電子装置の作製方法 | |
| JPH02106954A (ja) | 電子装置 | |
| JPH02106952A (ja) | 電子装置 | |
| JPH0383351A (ja) | 電子装置作製方法 | |
| JP3363467B2 (ja) | 集積回路パッケージ接着法 | |
| JPH02345A (ja) | 半導体装置作製方法 | |
| JPH02106953A (ja) | 電子装置用部材 |