JPH0276335A - 位相保障回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ ２台の装置が互いに情報交換を行う場合における位相保
障回路に関し、 ２台の装置を常に一定の位相差で通信を行うことができ
るようにすることを目的とし、装置本体のクロックをそ
の一方の入力に、対向装置からの制御信号を他方の入力
に受け、制御信号を前記クロックでラッチする７９７１
７０９１回路と、該フリップフロップ回路の出力をその
一方の入力に受けるナンドゲートと、該ナンドゲートの
出力を受けるＪＫフリップフロップと、該ＪＫフリップ
フロップの出力をクロック入力として、前記フリップフ
ロップ回路の出力を制御入力として受けるカウンタと、
該カウンタの出力を受けて前記ナンドゲートの他方の入
力に制御信号を入力する制御回路とにより構成される。

［産業上の利用分野］ 本発明は２台の装置が互いに情報交換を行う場合におけ
る位相保障回路に関する。

［従来の技術］ 第５図は、装置Ａと装置Ｂとが情報を交換している場合
の様子を示すブロック図である。システムを動作さぼる
システムクロックは装置Ａ側にあり、クロック源１から
構成される装ｔｆｉＡ側から送信されたクロックは装置
Ｂのタイミングジェネレータ（ＴＧ）２に入り、該タイ
ミングジェネレータ２を動作さける。装置ｆＢ側では、
このタイミングジェネレータ２の出力クロックを基に制
御信号を生成し、装置Ａ側に送信する。装置Ａ側では、
この制御ｌｌ信号を基にデータをある特定の位相差で装
置Ｂ側に送出する。必要に応じて、装置Ｂ側から装置Ａ
側へのデータ送信も行われる。

［発明が解決しようとする課題］ 第５図に示したような従来のシステムでは、装置△のク
ロックと装ｆｌＢのクロックとは同期はとれているもの
の、位相差については装置間のケーブル長等によりその
差を一定に保つことが不可能である。図を用いて説明す
る。第６図はクロック（装置Ａ側）と制御信号（装ＭＢ
側）の関係を示す図である。装ＨＡ側のクロックで装置
Ｂから送信されてくる制御信号を受信（内部のフリップ
フロップでラッチすること。打ち失くともいう）しよう
とした時に、制御信号を受信し損なうことがある。第６
図に示す時間差Δｔが十分なヒツトアップ時間として保
障されない場合、この制御信号をラッチできなくなって
しまうのである。

本発明はこのような課題に鑑みてなされたものであって
、２台の装置を常に特定の位相差で通信を行うことがで
きるようにすることができる位相保障回路を提供するこ
とを目的としている。

［課題を解決するための手段］ 第１図は本発明の原理ブロック図で、装ｍＡ側の回路を
示している。図において、１１は装置本体Ａのクロック
ａをその一方の入力に、対向装置Ｂからの制御信号すを
他方の入力に受け、制御信号を面記クロックでラッチす
るフリップフロップ回路、１２は該フリップフロップ回
路１１の出力をその一方の入力に受けるナンドゲート、
１３は該ナンドゲート１２の出力を受けるＪＫフリップ
フロップ、１４は該ＪＫフリップフロップ１３の出力を
クロック入力として、前記フリップフロップ回路１１の
出力を制御入力として受けるカウンタ、１５は該カウン
タ１４の出力を受けて前記ナンドゲート１２の他方の入
力に制御信号を入力する制御回路である。

［作用］ 装置Ｂ側から送出される制御信号すを、フリップフロッ
プ回路１１にラッチした状態で装置Ａ側のカウンタ１４
を動作させ、制御信号すの位相がずれた場合、そのずれ
に応じてＪＫフリップフロップ１３の＄１　ｍ出力によ
りカウンタ１４のカウント動作もずれるようにする。こ
のようにすることにより、２台の装置を常に特定の位相
差で通信を行うことができるようにすることができる位
相保障回路を実現することができる。

［実施例］ 以下、図面を参照して本発明の実施例を詳細に説明する
。

第２図は本発明の一実施例を示す構成ブロック図である
。第１図と同一のものは、同一の符号を付して示す。フ
リップフロップ回路１１は第１及び第２の７リツプフロ
ツブ１１ａ　（ＦＦ１）、１１ｂ（ＦＦ２）及びアンド
ゲート１１Ｃより構成されている。ＦＦ１及びＦＦ２の
クロック人力ＣＫにはクロックａが共通に入っている。

ＦＦ１゜ＦＦ２のセット（Ｓ）、リセット（Ｒ）入力は
いずれもハイレベルに固定され、ＦＦ１のデータ人力り
には装置Ｂからの制御信号すが入り、ＦＦ２のデータ人
力りには前段ＦＦ１のＱ出力が入っている。ＦＦＩのＱ
出力Ｃはまたアンドゲート１１Ｃの一方の入力に入って
いる。そしてアンドゲート１１Ｃの他方の入力にはＦＦ
２のＱＮ出力（Ｑの反転信号）ｄが入っている。

アンドゲート１１ｃの出力ｅはナンドゲート１２の一方
の入力に入り、同時にインバータ２１を介してカウンタ
１４の制御人力りに入っている。

ナンドゲート１２の出力はＪＫフリップフロップ１３の
に入力に入り、該ＪＫフリップフロップ１３のＪ入力は
ハイレベルに固定されている。そして、そのクロック入
力ＣＫには前記クロックａが入っている。該ＪＫフリッ
プフロップ１３のＱ出力Ｑは、カウンタ１４のクロック
入力ＣＫに入っている。カウンタ１４の出力りは制御回
路１５に入り、咳ＩＩＩ　ｍ回路１５の出力にはナンド
ゲート１２の他方の入力に入っている。このように構成
された回路の動作を、第３図に示すタイミングチャート
を参照しながら説明すれば、以下のとおりである。

装置Ａ側のクロックａについては、第３図（イ）に示す
ように装ｆｆＢ側に送出するクロックの２倍の速さのク
ロックを用いるものとする。クロックａに対して［ＭＢ
側から送られてくる制御信号すが（ロ）に示すようなタ
イミングであったものとする。装置８側からの制御信号
すが、クロックａの立ち上がり時刻ｔ２とほぼ同一時刻
に立ち上がるようなぎりぎりの条件であったものとする
。

この制御信号Ｃが、クロックａでＦＦ１にラッチされた
ものとする。ＦＦ１の出力Ｃは、（ハ）に示すように時
刻ｔ２で立ち上がるものとなる。

このＦＦ１の出力ＣをＦＦ２に入れて再度クロックａで
ラッチすると、時刻ｔ３でラッチされて、その反転出力
ＱＮは（ニ）に示すようなものとなる。ＦＦＩの出力Ｃ
とＦＦ２の反転出力ｄは、アンドゲート１１ｃでアンド
がとられる結果、該アンドゲート１１ｃの出力ｅは（ホ
）に示すようなものとなる。第３図に示すように、アン
ドゲート１１ｃ出力ｅと制御回路１５の出力ｋが一致し
ない場合には、信号ｅがナンドゲート１２で反転された
後ＪＫフリップフロップ１３に入り、その出力Ｑを規定
する。ここで、ＪＫフリップフロップ１３のに入力はハ
イレベルの状態を保持するので、（ト）に示すようにク
ロックａが該フリップフロップ１３内で１／２分周され
た形でＱ出力Ｑが出力される。この信号Ｑは、装置ｌｌ
Ｂ側へ送信されるクロックパルスとなる。この時、カウ
ンタ１４は時刻ｔ２′において信号ｅの反転信号ｆで初
期化され、信号Ｑのカウントを（チ）に示すように開始
する。

若し、時刻ｔ２で制御信＠ｂをラッチできなかったもの
とすると、ＦＦＩのＱ出力Ｃは、（ヌ）に示すように次
のクロックａの立上がり時刻ｔ３でラッチされてハイレ
ベルになる信号ｌとなる。

・一方、このＩ信号をラッチするＦＦ２のＱＮ出力は、
時刻ｔ４でラッチされた（ル）に示す信号ｍとなる。こ
の結果、アンドゲート１１ｃの出力は（ヲ）に示すよう
な信＠ｎとなり、信号ｆは（ワ）に示すような信号０に
変化する。ところが、信号０は信号Ｑの立上がりに対し
てハイレベル状態にあるため、カウンタ１４は初期化さ
れない。従うて、カウンタ１４の出力ｈＧ、ｔＩｙＪの
状態を保持する。

このため、クロックａで制御信号すをラッチした結果ふ
らついても、カウンタの値は同じである。

このようにして、装置Ａと装置Ｂの間で確実なデータの
送受信を行うことができる。

第４図は本発明を用いたシステム構成例を示す図である
。クロック発生器３１で発生されたクロックがシステム
クロックとしてディジタル・シグナル・プロセッサ３２
（以下Ｏ８Ｍと略す）に入っている。このクロックでシ
ステムが動作する。

例えば、ＤＳＭで動作しているクロックの周波数を８．
１９２ＭＨｚとする。続くインターフェイス３３（以下
ｌＮＴｌと略す）は０８Ｍ側のインターフェイスとディ
ジタル・ターミナル３４（以下ＤＴ１と略す）側のイン
ターフェイスを行っている。

ＤＴｌは、１．５４４ＭＨ２Ｔ”動作するため、ＤＳＭ
ＩＩの８．１９２ＭＨ２に同期した１、５４４ＭＨｚを
生成し、リモート・スイッチング・モジュール３７（以
下Ｒ８Ｍと略す）側のディジタル・ターミナル３５（以
下ＤＴ２と略す）に１゜５４４ＭＨｚのクロックを供給
する。ところが、Ｒ８Ｍ？’は８．１９２ＭＨｚのクロ
ックで動作するため、インターフェイス３６（以下ＩＮ
Ｔ２と略す）では、ＤＴ２側の１．５４４ＭＨｚに同期
した８、１９２ＭＨ２のクロックを生成し、Ｒ８間に供
給する。Ｒ８Ｍ側では、このクロックを基に制御信号を
生成し、ＩＮＴ２とＲ８間のデータを送受信し、ＤＳＭ
とＲ８Ｍ間の通信を行う。

［発明の効果］ 以上、詳細に説明したように、本発明によれば、クロッ
クを対向する装置に供給し、その対向装置側から送られ
てくる制御信号とクロックとの位相差が一定になるよう
に制御することにより、２台の装置を常に一定の位相差
で通信を行うことができる位相保障回路を提供すること
ができる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の一実施例を示す構成ブロック図、 第３図は各部の動作を示すタイミングチャート、第４図
は本発明を用いたシステム構成例を示す図、 第５図は装置Ａと装置ＦＢとが情報を交換している場合
の様子を示す図、 第６図はクロックと制御信号の関係を示す図である。 第１図において、 １１はフリップフロップ回路、 １２はナンドゲート、 １３はＪＫフリップフロップ、 １４はカウンタ、 １５は制御回路である。 特許出願人　　　富　　士　　通　　株　　式　　会　
　社代　　理　　人　　　　　弁理士　　　井　　島　
　藤　　治外１名

Claims (1)

1. 【特許請求の範囲】 装置本体（Ａ）のクロックをその一方の入力に、対向装
   置（Ｂ）からの制御信号を他方の入力に受け、制御信号
   を前記クロックでラッチするフリップフロップ回路（１
   １）と、 該フリップフロップ回路（１１）の出力をその一方の入
   力に受けるナンドゲート（１２）と、該ナンドゲート（
   １２）の出力を受けるＪＫフリップフロップ（１３）と
   、 該ＪＫフリップフロップ（１３）の出力をクロック入力
   として、前記フリップフロップ回路（１１）の出力を制
   御入力として受けるカウンタ（１４）と、 該カウンタ（１４）の出力を受けて前記ナンドゲート（
   １２）の他方の入力に制御信号を入力する制御回路（１
   ５）とにより構成されてなる位相保障回路。