JPH04130631A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04130631A JPH04130631A JP25095390A JP25095390A JPH04130631A JP H04130631 A JPH04130631 A JP H04130631A JP 25095390 A JP25095390 A JP 25095390A JP 25095390 A JP25095390 A JP 25095390A JP H04130631 A JPH04130631 A JP H04130631A
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- protective film
- silicon
- film
- composition ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置の製造方法に係り、特に高耐圧半
導体装置の保護膜である窒化シリコン膜の形成方法に関
する。
導体装置の保護膜である窒化シリコン膜の形成方法に関
する。
第５図山）は従来の半導体装置の周辺構造を示す要部断
面図である。半導体装置はエミッタ１とベース２とコレ
クタ３と酸化シリコン５ｔｏｔｌｌｓとベース電極６と
アモルファスシリコン（ａ−５ｉ）からなる保護膜７お
よびコレクタ３であるＮ層内に形成された空乏層４ （
点線）とからなる。
面図である。半導体装置はエミッタ１とベース２とコレ
クタ３と酸化シリコン５ｔｏｔｌｌｓとベース電極６と
アモルファスシリコン（ａ−５ｉ）からなる保護膜７お
よびコレクタ３であるＮ層内に形成された空乏層４ （
点線）とからなる。
第５１！ｌ （ａ）は保護膜７の電位の位置依存性を示
す線図である。ａ−３ｉからなる保護膜７はフィールド
プレートとしても機能し、この作用で空乏層４の曲率が
緩和され空乏層４は半導体装置の周辺部に向かって伸び
、周辺部における電界集中が抑制され電界集中による素
子破壊が防止される。
す線図である。ａ−３ｉからなる保護膜７はフィールド
プレートとしても機能し、この作用で空乏層４の曲率が
緩和され空乏層４は半導体装置の周辺部に向かって伸び
、周辺部における電界集中が抑制され電界集中による素
子破壊が防止される。
第６図山）は比較用の半導体装置の周辺構造を示す要部
断面図である。保護膜１３に絶５ｉＩＩＩを用いている
のが第５図山）の半導体装置と異なる。第６図（ＩＩ）
は保護膜１３の電位につきその位置依存性を示す線図で
ある。保護膜１３はフィールドプレートとして機能しな
いので空乏層４＾の曲率は大きく電界集中をおこす、こ
れは保ｗｉｇが適当な導電性を必要とすることを示して
いる。ａ−５ｔからなる保護膜はこの要求を満足してい
る。
断面図である。保護膜１３に絶５ｉＩＩＩを用いている
のが第５図山）の半導体装置と異なる。第６図（ＩＩ）
は保護膜１３の電位につきその位置依存性を示す線図で
ある。保護膜１３はフィールドプレートとして機能しな
いので空乏層４＾の曲率は大きく電界集中をおこす、こ
れは保ｗｉｇが適当な導電性を必要とすることを示して
いる。ａ−５ｔからなる保護膜はこの要求を満足してい
る。
しかしながら従来のａ −５ｉからなる保護膜はフィー
ルドプレートとしては良好に機能するが、緻密性に劣り
、不純物阻止能力が充分でないという問題があった。
ルドプレートとしては良好に機能するが、緻密性に劣り
、不純物阻止能力が充分でないという問題があった。
これに対し窒化シリコンからなる保護膜は緻密性が良好
で不純物阻止能力は高いが、従来知られたプラズマＣＶ
ＤＤ法によりシラン、アンモニア混合ガス中で成膜する
と抵抗が高くてフィールドプレートとして機能すること
ができないうえ、ステップカバレージが悪くまた膜中に
半導体装置を不安定化する水素原子が含まれるという問
題があった。
で不純物阻止能力は高いが、従来知られたプラズマＣＶ
ＤＤ法によりシラン、アンモニア混合ガス中で成膜する
と抵抗が高くてフィールドプレートとして機能すること
ができないうえ、ステップカバレージが悪くまた膜中に
半導体装置を不安定化する水素原子が含まれるという問
題があった。
この発明は上述の点に鑑みてなされ、その目的は窒化シ
リコン膜の新規な形成方法を見出すことにより、フィー
ルドプレートとしても使用可能な窒化シリコン保護膜を
備えた半導体装置の製造方法を提供することにある。
リコン膜の新規な形成方法を見出すことにより、フィー
ルドプレートとしても使用可能な窒化シリコン保護膜を
備えた半導体装置の製造方法を提供することにある。
（ＩＩＩ！を解決するための手段〕
上述の目的はこの発明によれば保護膜形成工程を有し、
保護膜形成工程は、シリコンをターゲットとして用い、
窒素とアルゴンの混合ガスをスパッタガスとして用いる
とともに窒素の組成比を６０％以下にして、マグネトロ
ンスパッタの方法で窒化シリコン膜を形成するものとす
ることにより達成される。
窒素とアルゴンの混合ガスをスパッタガスとして用いる
とともに窒素の組成比を６０％以下にして、マグネトロ
ンスパッタの方法で窒化シリコン膜を形成するものとす
ることにより達成される。
混合ガス中の窒素の組成比が６０％以下であると、窒化
シリコン膜のＭＭｉ成は化学量論組成の１．３３より小
さくなってシリコン過剰となり、導電性になる。混合ガ
スに水素を含まないので膜内には水素原子がとりこまれ
ることがない。
シリコン膜のＭＭｉ成は化学量論組成の１．３３より小
さくなってシリコン過剰となり、導電性になる。混合ガ
スに水素を含まないので膜内には水素原子がとりこまれ
ることがない。
［実施例〕
第１図はこの発明の実施例に係る半導体装置であるＭＯ
ＳＦＥＴを示す要部断面図である。ドレイン９．ソース
１０．ゲート電極Ｉｆ、 ソース電極１２゜酸化シリコ
ン５ｌｏｔ膜５．窒化シリコンからなる保Ｉｆ！１Ｉ７
Ｂ、 ドレイン９内に形成された空乏層４Ｂからなる
。
ＳＦＥＴを示す要部断面図である。ドレイン９．ソース
１０．ゲート電極Ｉｆ、 ソース電極１２゜酸化シリコ
ン５ｌｏｔ膜５．窒化シリコンからなる保Ｉｆ！１Ｉ７
Ｂ、 ドレイン９内に形成された空乏層４Ｂからなる
。
このような半導体装置の保護Ｉｌ！７Ｂは以下のように
して調製される。スパッタガスとして窒素とアルゴンガ
スの混合ガスを用い、圧力２ｍＴｏｒｒ＋成膜温度１０
０℃、直流電力２．５［、ターゲットとして単結晶シリ
コンを用い、窒化シリコン保護膜を形成した。第２図は
混合ガス中の窒素の組成比Ｎ！／（Ｎ、 ＋Ａｒ） 、
（χ）と窒化シリコンの原子組成比Ｎ／Ｓｔとの関係を
示す線図である。ｉ！素の組成比が６０％をこえると窒
化シリコンからなる保ｆｉＩ膜は化学量論組成Ｃ３Ｌｓ
ＮａでＮ／Ｓｉは１．３３）に近い組成である。窒素の
組成比が６０％以下ではシリコン過剰の組成でＮ／Ｓｉ
は１，３３よりも小さくなる。シリコン過剰になゐと、
導電性が生ずる。
して調製される。スパッタガスとして窒素とアルゴンガ
スの混合ガスを用い、圧力２ｍＴｏｒｒ＋成膜温度１０
０℃、直流電力２．５［、ターゲットとして単結晶シリ
コンを用い、窒化シリコン保護膜を形成した。第２図は
混合ガス中の窒素の組成比Ｎ！／（Ｎ、 ＋Ａｒ） 、
（χ）と窒化シリコンの原子組成比Ｎ／Ｓｔとの関係を
示す線図である。ｉ！素の組成比が６０％をこえると窒
化シリコンからなる保ｆｉＩ膜は化学量論組成Ｃ３Ｌｓ
ＮａでＮ／Ｓｉは１．３３）に近い組成である。窒素の
組成比が６０％以下ではシリコン過剰の組成でＮ／Ｓｉ
は１，３３よりも小さくなる。シリコン過剰になゐと、
導電性が生ずる。
第３図は混合ガス中の窒素の組成比と窒化シリコンの比
抵抗の関係を示す線図である。混合ガス中の窒素の組成
比２０％において、破線で示されるａ−５ｌ保１１ｍ１
の比抵抗に近づく、ここでいうａ −５ｉ保護膜は電子
ビーム蒸着により形成されたものである。混合ガス中の
窒素の組成比としては１０〜２０％の範囲で最適の比抵
抗を得ることができる。パワーＭＯ３ＦＥＴに適用する
と、１６００Ｖの高耐圧を得ることができる。これは保
護膜７Ｂがフィールドプレートとして機能し、ドレイン
９の高電圧が半導体装置のリムを介してソース電極１２
との間で素子破壊を起こすのを防止することによる。
抵抗の関係を示す線図である。混合ガス中の窒素の組成
比２０％において、破線で示されるａ−５ｌ保１１ｍ１
の比抵抗に近づく、ここでいうａ −５ｉ保護膜は電子
ビーム蒸着により形成されたものである。混合ガス中の
窒素の組成比としては１０〜２０％の範囲で最適の比抵
抗を得ることができる。パワーＭＯ３ＦＥＴに適用する
と、１６００Ｖの高耐圧を得ることができる。これは保
護膜７Ｂがフィールドプレートとして機能し、ドレイン
９の高電圧が半導体装置のリムを介してソース電極１２
との間で素子破壊を起こすのを防止することによる。
第４図は混合ガス中の窒素組成比Ｎｔ／ （Ｎ！ ＋
Ａｒ）と成膜速度との関係を示す線図である。混合ガス
組成比１０〜２０％で成膜速度は大きい。
Ａｒ）と成膜速度との関係を示す線図である。混合ガス
組成比１０〜２０％で成膜速度は大きい。
この発明によれば保護膜形成工程を有し、保護膜形成工
程は、シリコンをターゲットとして用い、窒素とアルゴ
ンの混合ガスをスパッタガスとして用いるとともに窒素
の組成比を６０％以下にして、マグネトロンスパッタの
方法で窒化シリコン膜を形成するので得られた窒化シリ
コン膜は導電性を有する結果、窒化シリコン膜は保護膜
としてのみならず、フィールドプレートとしても機能す
ることができ、バイポーラトランジスタやＭＯＳＦＥＴ
に適用して信顧性に優れる高耐圧の半導体装置が得られ
る。
程は、シリコンをターゲットとして用い、窒素とアルゴ
ンの混合ガスをスパッタガスとして用いるとともに窒素
の組成比を６０％以下にして、マグネトロンスパッタの
方法で窒化シリコン膜を形成するので得られた窒化シリ
コン膜は導電性を有する結果、窒化シリコン膜は保護膜
としてのみならず、フィールドプレートとしても機能す
ることができ、バイポーラトランジスタやＭＯＳＦＥＴ
に適用して信顧性に優れる高耐圧の半導体装置が得られ
る。
第１図はこの発明の実施例に係る半導体装置であるＭＯ
ＳＦＥＴを示す要部断面図、第２図は混合ガスの組成比
Ｎｉ／（Ｎｌ ＋＾ｒ）（χ）と窒化シリコンの原子組
成比Ｎ／Ｓｔとの関係を示す線図、第３図は混合ガスの
組成比と窒化シリコンの比抵抗の関係を示す線図、第４
図は混合ガスの組成比Ｎｔ／（Ｎ！ ＋ Ａｒ）と成膜
速度との関係を示す線図、第５図（ｂｌは従来の半導体
装置の周辺構造を示す要部断面図、第５図（ａｌは保護
膜の電位の位置依存性を示す線図、第６図（ｂｌは比較
用の半導体装置の周辺構造を示す要部断面図、第６図（
４）は保護膜の電位につきその位置依存性を示す線図で
ある。 １：エミフタ、２：ベース、３：コレクタ、脹 ４．４Ａ、４Ｂ ：空乏層、５：Ｓｉむズ′６：ベース
電極、７：保護膜 （ａ −５ｔ） 、９ ニドレイン
、１０；ソース、１１：ゲート電極、１２：ソース電極
、１３：保護膜 （絶縁膜） ７Ｂ＝保護膜 （窒化シリ コ ン）
ＳＦＥＴを示す要部断面図、第２図は混合ガスの組成比
Ｎｉ／（Ｎｌ ＋＾ｒ）（χ）と窒化シリコンの原子組
成比Ｎ／Ｓｔとの関係を示す線図、第３図は混合ガスの
組成比と窒化シリコンの比抵抗の関係を示す線図、第４
図は混合ガスの組成比Ｎｔ／（Ｎ！ ＋ Ａｒ）と成膜
速度との関係を示す線図、第５図（ｂｌは従来の半導体
装置の周辺構造を示す要部断面図、第５図（ａｌは保護
膜の電位の位置依存性を示す線図、第６図（ｂｌは比較
用の半導体装置の周辺構造を示す要部断面図、第６図（
４）は保護膜の電位につきその位置依存性を示す線図で
ある。 １：エミフタ、２：ベース、３：コレクタ、脹 ４．４Ａ、４Ｂ ：空乏層、５：Ｓｉむズ′６：ベース
電極、７：保護膜 （ａ −５ｔ） 、９ ニドレイン
、１０；ソース、１１：ゲート電極、１２：ソース電極
、１３：保護膜 （絶縁膜） ７Ｂ＝保護膜 （窒化シリ コ ン）
Claims (1)
- 【特許請求の範囲】 １）保護膜形成工程を有し、 保護膜形成工程は、シリコンをターゲットとして用い、
窒素とアルゴンの混合ガスをスパッタガスとして用いる
とともに窒素の組成比を６０％以下にして、マグネトロ
ンスパッタの方法で窒化シリコン膜を形成するものであ
ることを特徴とする半導体装置の製造方法。 ２）請求項１記載の製造方法において、窒素の組成比が
１０〜２０％であることを特徴とする半導体装置の製造
方法。 ３）請求項１記載の製造方法において、窒化シリコン膜
はフィールドプレートであることを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25095390A JPH04130631A (ja) | 1990-09-20 | 1990-09-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25095390A JPH04130631A (ja) | 1990-09-20 | 1990-09-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04130631A true JPH04130631A (ja) | 1992-05-01 |
Family
ID=17215468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25095390A Pending JPH04130631A (ja) | 1990-09-20 | 1990-09-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04130631A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5945692A (en) * | 1994-05-31 | 1999-08-31 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of fabricating same |
| US7335918B2 (en) | 2002-05-17 | 2008-02-26 | Semiconductor Energy Laboratory Co., Ltd. | Silicon nitride film and semiconductor device, and manufacturing method thereof |
| JP2014138111A (ja) * | 2013-01-17 | 2014-07-28 | Fujitsu Ltd | 半導体装置及びその製造方法、電源装置、高周波増幅器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63204617A (ja) * | 1987-02-19 | 1988-08-24 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH01270356A (ja) * | 1988-04-22 | 1989-10-27 | Fuji Electric Co Ltd | 薄膜高耐圧半導体装置 |
-
1990
- 1990-09-20 JP JP25095390A patent/JPH04130631A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63204617A (ja) * | 1987-02-19 | 1988-08-24 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH01270356A (ja) * | 1988-04-22 | 1989-10-27 | Fuji Electric Co Ltd | 薄膜高耐圧半導体装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5945692A (en) * | 1994-05-31 | 1999-08-31 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of fabricating same |
| USRE41866E1 (en) | 1994-05-31 | 2010-10-26 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of fabricating same |
| US7335918B2 (en) | 2002-05-17 | 2008-02-26 | Semiconductor Energy Laboratory Co., Ltd. | Silicon nitride film and semiconductor device, and manufacturing method thereof |
| US7893439B2 (en) | 2002-05-17 | 2011-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Silicon nitride film and semiconductor device |
| US9847355B2 (en) | 2002-05-17 | 2017-12-19 | Semiconductor Energy Laboratory Co., Ltd. | Silicon nitride film, and semiconductor device |
| JP2014138111A (ja) * | 2013-01-17 | 2014-07-28 | Fujitsu Ltd | 半導体装置及びその製造方法、電源装置、高周波増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7598576B2 (en) | Environmentally robust passivation structures for high-voltage silicon carbide semiconductor devices | |
| JP2509713B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| US10490625B2 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
| WO2013161449A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH0493032A (ja) | 半導体装置の製造方法 | |
| JPH0429368A (ja) | 電界効果トランジスタおよびその製造方法 | |
| WO2019198168A1 (ja) | 半導体装置の製造方法および半導体装置 | |
| CN115132848B (zh) | 一种高功率密度igzo薄膜晶体管及其制造方法 | |
| JP3085078B2 (ja) | 炭化けい素電子デバイスの製造方法 | |
| JP3079851B2 (ja) | 炭化けい素電子デバイスの製造方法 | |
| JPH0235462B2 (ja) | ||
| WO2015096581A1 (zh) | 用于功率半导体装置的场板结构及其制造方法 | |
| JPH04130631A (ja) | 半導体装置の製造方法 | |
| JPS61234041A (ja) | 半導体装置及びその製造方法 | |
| JPH0828502B2 (ja) | 双方向性の電力用縦形ｍｏｓ素子およびそれの製造方法 | |
| JPH0546106B2 (ja) | ||
| CN117438472A (zh) | 混合栅碳化硅场效应管器件及其制备方法 | |
| JPH01218070A (ja) | Ｍｏｓトランジスタ | |
| CN117334740A (zh) | 一种具有反向续流通道的SiC SGT MOSFET及制备方法 | |
| WO2019077878A1 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP3071818B2 (ja) | 半導体基板の製造方法 | |
| JP2000106350A (ja) | オーミック電極の製造方法及び半導体素子の製造方法 | |
| JP3061027B2 (ja) | 半導体装置の製造方法 | |
| JPH02106971A (ja) | 半導体集積回路装置の製造方法 | |
| JPS61174745A (ja) | 半導体装置の製造方法 |