JPS645458B2 - - Google Patents
Info
- Publication number
- JPS645458B2 JPS645458B2 JP56149952A JP14995281A JPS645458B2 JP S645458 B2 JPS645458 B2 JP S645458B2 JP 56149952 A JP56149952 A JP 56149952A JP 14995281 A JP14995281 A JP 14995281A JP S645458 B2 JPS645458 B2 JP S645458B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- semiconductor device
- silicon nitride
- psg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
- H10P95/90—Thermal treatments, e.g. annealing or sintering
Landscapes
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の構造に係り、特に半導体
装置に於けるパツシベーシヨン膜の構造に関す
る。
装置に於けるパツシベーシヨン膜の構造に関す
る。
半導体集積回路等の半導体装置に於いては、従
来から、アルカリ等の汚染物質イオンをトラツプ
する性質の優れたりん珪酸ガラス（PSG）膜が
パツシベーシヨン膜として多く用いられている。
しかしながら該PSG膜は、湿気に対しての保護
効果が必ずしも充分でないという問題があつた。
そこで近時湿気に対する保護効果を高め半導体装
置の信頼性をより向上せしめる手段として、パツ
シベーシヨン膜に窒化シリコン（Si3N4）膜を用
いた構造が提案されている。
来から、アルカリ等の汚染物質イオンをトラツプ
する性質の優れたりん珪酸ガラス（PSG）膜が
パツシベーシヨン膜として多く用いられている。
しかしながら該PSG膜は、湿気に対しての保護
効果が必ずしも充分でないという問題があつた。
そこで近時湿気に対する保護効果を高め半導体装
置の信頼性をより向上せしめる手段として、パツ
シベーシヨン膜に窒化シリコン（Si3N4）膜を用
いた構造が提案されている。
第１図は上記従来提案の構造をMOS型半導体
装置に適用した一例を示したもので、図に於て１
はＰ型シリコン（Si）基板、２はN+型ソース領
域、３はN+型ドレイン領域、４はゲート酸化膜、
５は多結晶Siゲート電極配線、６はフイールド酸
化膜、７はキヤパシタ用酸化膜、８は多結晶Siキ
ヤパシタ電極、９は多結晶Si配線、１０は下層り
ん珪酸ガラス（PSG）膜、１１ａ，１１ｂはア
ルミニウム配線、１２はPSGパツシベーシヨン
膜、１３はSi3N4パツシベーシヨン膜を表わして
いる。このような構造に於てSi3N4パツシベーシ
ヨン膜１３は、下層にあるAl配線１１ａ，１１
ｂ等を変質せしめないために、プラズマ化学気相
成長（CVD）法を用いて450〔℃〕以下の温度で
形成する必要がある。そしてSi3N4膜のプラズマ
CVDに於て、形成が容易で成長速度が速く、且
つ優れた膜質が得られる方法は、成長ガスにモノ
シラン（SiH4）とアンモニア（NH4）或るいは
窒素（N2）を用いる公知の方法である。従つて
Si3N4パツシベーシヨン膜１３内に成長反応の際
に生成する活性水素（Ｈ）が含まれることは避け
られない。そのため上記従来構造のMOS型半導
体装置に於ては、該装置を動作せしめ、ソース領
域２とドレイン領域３の間にチヤネル領域Chが
形成された際に、該チヤネル領域Chに発生した
ホツト・ホールと、PSGパツシベーシヨン膜１
２及び下層PSG膜１０内を拡散してチヤネル領
域附近の到達した前記水素Ｈとの結合により正電
荷が生じ、該正電荷によりゲートが正電位を帯び
て、該半導体装置の閾値電圧（Vth）が変動する
という問題がある。
装置に適用した一例を示したもので、図に於て１
はＰ型シリコン（Si）基板、２はN+型ソース領
域、３はN+型ドレイン領域、４はゲート酸化膜、
５は多結晶Siゲート電極配線、６はフイールド酸
化膜、７はキヤパシタ用酸化膜、８は多結晶Siキ
ヤパシタ電極、９は多結晶Si配線、１０は下層り
ん珪酸ガラス（PSG）膜、１１ａ，１１ｂはア
ルミニウム配線、１２はPSGパツシベーシヨン
膜、１３はSi3N4パツシベーシヨン膜を表わして
いる。このような構造に於てSi3N4パツシベーシ
ヨン膜１３は、下層にあるAl配線１１ａ，１１
ｂ等を変質せしめないために、プラズマ化学気相
成長（CVD）法を用いて450〔℃〕以下の温度で
形成する必要がある。そしてSi3N4膜のプラズマ
CVDに於て、形成が容易で成長速度が速く、且
つ優れた膜質が得られる方法は、成長ガスにモノ
シラン（SiH4）とアンモニア（NH4）或るいは
窒素（N2）を用いる公知の方法である。従つて
Si3N4パツシベーシヨン膜１３内に成長反応の際
に生成する活性水素（Ｈ）が含まれることは避け
られない。そのため上記従来構造のMOS型半導
体装置に於ては、該装置を動作せしめ、ソース領
域２とドレイン領域３の間にチヤネル領域Chが
形成された際に、該チヤネル領域Chに発生した
ホツト・ホールと、PSGパツシベーシヨン膜１
２及び下層PSG膜１０内を拡散してチヤネル領
域附近の到達した前記水素Ｈとの結合により正電
荷が生じ、該正電荷によりゲートが正電位を帯び
て、該半導体装置の閾値電圧（Vth）が変動する
という問題がある。
本発明は上記問題点に鑑み窒化シリコン・パツ
シベーシヨン膜の下層に活性水素の拡散阻止膜を
設けた半導体装置を提供する。
シベーシヨン膜の下層に活性水素の拡散阻止膜を
設けた半導体装置を提供する。
即ち本発明は、窒化シリコン膜をパツシベーシ
ヨン膜として用いる半導体装置において、上記窒
化シリコン膜の下部に、該窒化シリコン膜に接し
て、不飽和結合によつて活性水素を固定する機能
を持つたスパツタ・シリコン膜を設けたことを特
徴とする。
ヨン膜として用いる半導体装置において、上記窒
化シリコン膜の下部に、該窒化シリコン膜に接し
て、不飽和結合によつて活性水素を固定する機能
を持つたスパツタ・シリコン膜を設けたことを特
徴とする。
以下本発明を実施例について、第２図に示す一
実施例の要部断面図、及び第３図に示す他の一実
施例に於ける要部断面図を用いて詳細に説明す
る。
実施例の要部断面図、及び第３図に示す他の一実
施例に於ける要部断面図を用いて詳細に説明す
る。
本発明をMOS型半導体装置に適用した一実施
例に於ける要部断面を示したのが第２図で、該実
施例に於ては、プラズマCVD法で形成させた
3000〜5000〔Å〕程度の厚さを有する窒化シリコ
ン（Si3N4）膜１３と、その下部の１〔μｍ〕程
度の厚さを有するりん濃度の低い第２のりん珪酸
ガラス（PSG）膜１２′とを用いてパツシベーシ
ヨン膜を構成しており、更に本発明の構造に於て
は図に示すように、Si3N4膜１３と第２のPSG膜
１２′の間に1000〜3000〔Å〕程度の厚さの不活性
ガス中におけるスパツタ・シリコン膜１４が介在
せしめられている。そして該スパツタ・シリコン
膜１４はアモルフアス構造を有しており、ダング
リング・ボンド（不飽和結合）を多く含んでい
る。従つて上記本発明の構造に於ては、Si3N4膜
１３に含まれる活性水素Ｈがスパツタ・シリコン
膜１４内のダングリング・ボンドに結合捕獲され
るので、該半導体装置の動作時に該活性水素Ｈが
第２のPSG膜１２′第１のPSG膜１０′等を透過
してゲート近傍に到達し、チヤネル領域Chで発
生するホツト・ホールと結合して正電荷を生ずる
ことがなくなる。従つて該半導体装置のVthに変
動を生じない。なお第２図に於て、１はＰ型シリ
コン（Si）基板、２はN+型ソース領域、３はN+
型ドレイン領域、４はゲート酸化膜、５は多結晶
Siゲート電極、６はフイールド酸化膜、７はキヤ
パシタ用酸化膜、８は多結晶Siキヤパシタ電極、
９は多結晶Si配線、１０はりん濃度の高い第１の
PSG膜、１１ａ，１１ｂはアルミニウム（Al）
配線を示している。
例に於ける要部断面を示したのが第２図で、該実
施例に於ては、プラズマCVD法で形成させた
3000〜5000〔Å〕程度の厚さを有する窒化シリコ
ン（Si3N4）膜１３と、その下部の１〔μｍ〕程
度の厚さを有するりん濃度の低い第２のりん珪酸
ガラス（PSG）膜１２′とを用いてパツシベーシ
ヨン膜を構成しており、更に本発明の構造に於て
は図に示すように、Si3N4膜１３と第２のPSG膜
１２′の間に1000〜3000〔Å〕程度の厚さの不活性
ガス中におけるスパツタ・シリコン膜１４が介在
せしめられている。そして該スパツタ・シリコン
膜１４はアモルフアス構造を有しており、ダング
リング・ボンド（不飽和結合）を多く含んでい
る。従つて上記本発明の構造に於ては、Si3N4膜
１３に含まれる活性水素Ｈがスパツタ・シリコン
膜１４内のダングリング・ボンドに結合捕獲され
るので、該半導体装置の動作時に該活性水素Ｈが
第２のPSG膜１２′第１のPSG膜１０′等を透過
してゲート近傍に到達し、チヤネル領域Chで発
生するホツト・ホールと結合して正電荷を生ずる
ことがなくなる。従つて該半導体装置のVthに変
動を生じない。なお第２図に於て、１はＰ型シリ
コン（Si）基板、２はN+型ソース領域、３はN+
型ドレイン領域、４はゲート酸化膜、５は多結晶
Siゲート電極、６はフイールド酸化膜、７はキヤ
パシタ用酸化膜、８は多結晶Siキヤパシタ電極、
９は多結晶Si配線、１０はりん濃度の高い第１の
PSG膜、１１ａ，１１ｂはアルミニウム（Al）
配線を示している。
又第３図はパツシベーシヨン膜をSi3N4膜１３
のみで形成する場合の一実施例を示したもので、
該構造に於ては第１のPSG膜１０′上に直かに前
記同様の厚さのスパツタ・シリコン膜１４が被着
形成され、その上に前記同様の厚さのSi3N4膜１
３が形成される。そして該構造に於てはスパツ
タ・シリコン膜１４被着面即ち第１のPSG膜１
０′上に形成されているAl配線１１ａ，１１ｂ等
相互間の絶縁性を確保するために、図に示すよう
に各配線１１ａ，１１ｂの周囲に第１のPSG膜
表出領域１５を残してスパツタ・シリコン膜１３
を形成することが望ましい。なお第３図に於てパ
ツシベーシヨン膜以外の構造は第２図と同じで、
第２図と同じ番号で同じ部分を示している。そし
て該構造に於ても前記実施例と同様、Si3N4膜１
３に含まれる活性水素Ｈはスパツタ・シリコン膜
１４内のダングリング・ボンドに捕獲されゲート
近傍に達することはない。
のみで形成する場合の一実施例を示したもので、
該構造に於ては第１のPSG膜１０′上に直かに前
記同様の厚さのスパツタ・シリコン膜１４が被着
形成され、その上に前記同様の厚さのSi3N4膜１
３が形成される。そして該構造に於てはスパツ
タ・シリコン膜１４被着面即ち第１のPSG膜１
０′上に形成されているAl配線１１ａ，１１ｂ等
相互間の絶縁性を確保するために、図に示すよう
に各配線１１ａ，１１ｂの周囲に第１のPSG膜
表出領域１５を残してスパツタ・シリコン膜１３
を形成することが望ましい。なお第３図に於てパ
ツシベーシヨン膜以外の構造は第２図と同じで、
第２図と同じ番号で同じ部分を示している。そし
て該構造に於ても前記実施例と同様、Si3N4膜１
３に含まれる活性水素Ｈはスパツタ・シリコン膜
１４内のダングリング・ボンドに捕獲されゲート
近傍に達することはない。
なお本発明の特徴であるSi3N4膜１３下部のス
パツタ・シリコン膜１４は、ノン・ドーブのアモ
ルフアス・シリコンからなつており、例えば５×
10-8〔Torr〕程度のアルゴン（Ar）中でスパツタ
を行わせる通常のスパツタリング法により形成せ
しめれば良い。又他の各領域の形成方法は一般に
行われている方法と変わりがない。
パツタ・シリコン膜１４は、ノン・ドーブのアモ
ルフアス・シリコンからなつており、例えば５×
10-8〔Torr〕程度のアルゴン（Ar）中でスパツタ
を行わせる通常のスパツタリング法により形成せ
しめれば良い。又他の各領域の形成方法は一般に
行われている方法と変わりがない。
なお又、上記実施例に於ては、本発明をアルミ
ニウム配線が一層からなる構造について説明した
が、本発明は多層配線構造の半導体装置にも適用
できる。
ニウム配線が一層からなる構造について説明した
が、本発明は多層配線構造の半導体装置にも適用
できる。
以上説明したように本発明によれば、窒化シリ
コン膜中に含まれる活性水素は素子面に向かつて
拡散する途中で上記スパツタ・シリコン膜中のダ
ングリング・ボンドに捕獲固定され、例えばMIS
型半導体装置においては前記活性水素がゲート近
傍に達することがなくなつて活性水素によるVth
の変動が防止されるので、耐湿性に優れた窒化シ
リコン膜を用いてパツシベーシヨン膜を形成する
ことが可能になり、該MIS型半導体装置の信頼性
が向上する。
コン膜中に含まれる活性水素は素子面に向かつて
拡散する途中で上記スパツタ・シリコン膜中のダ
ングリング・ボンドに捕獲固定され、例えばMIS
型半導体装置においては前記活性水素がゲート近
傍に達することがなくなつて活性水素によるVth
の変動が防止されるので、耐湿性に優れた窒化シ
リコン膜を用いてパツシベーシヨン膜を形成する
ことが可能になり、該MIS型半導体装置の信頼性
が向上する。
又本発明は特に高集積度の半導体集積回路装置
に対して効果的であり、更にバイポーラ型半導体
集積回路にも有効である。
に対して効果的であり、更にバイポーラ型半導体
集積回路にも有効である。
第１図は従来構造の要部断面図、第２図は本発
明の一実施例に於ける要部断面図で、第３図は本
発明の他の一実施例に於ける要部断面図である。 図に於て、４はゲート酸化膜、５は多結晶シリ
コン・ゲート電極、１０′は第１のりん珪酸ガラ
ス膜、１１ａ，１１ｂはアルミニウム配線、１
２′は第２のりん珪酸ガラス膜、１３は窒化シリ
コン膜、１４はスパツタ・シリコン膜、Chはチ
ヤネル領域を示す。
明の一実施例に於ける要部断面図で、第３図は本
発明の他の一実施例に於ける要部断面図である。 図に於て、４はゲート酸化膜、５は多結晶シリ
コン・ゲート電極、１０′は第１のりん珪酸ガラ
ス膜、１１ａ，１１ｂはアルミニウム配線、１
２′は第２のりん珪酸ガラス膜、１３は窒化シリ
コン膜、１４はスパツタ・シリコン膜、Chはチ
ヤネル領域を示す。
Claims (1)
- 【特許請求の範囲】 １ 窒化シリコン膜をパツシベーシヨン膜として
用いる半導体装置において、 上記窒化シリコン膜の下部に、 該窒化シリコン膜に接して、 不飽和結合によつて活性水素を固定する機能を
持つたスパツタ・シリコン膜を設けたことを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56149952A JPS5851523A (ja) | 1981-09-22 | 1981-09-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56149952A JPS5851523A (ja) | 1981-09-22 | 1981-09-22 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5851523A JPS5851523A (ja) | 1983-03-26 |
| JPS645458B2 true JPS645458B2 (ja) | 1989-01-30 |
Family
ID=15486170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56149952A Granted JPS5851523A (ja) | 1981-09-22 | 1981-09-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5851523A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59179508A (ja) * | 1983-03-29 | 1984-10-12 | Toa Nenryo Kogyo Kk | エチレン共重合体の製造法 |
| WO1993011569A1 (fr) * | 1991-12-03 | 1993-06-10 | Nippondenso Co., Ltd. | Element magnetoresistant et son procede de fabrication |
| US5523604A (en) * | 1994-05-13 | 1996-06-04 | International Rectifier Corporation | Amorphous silicon layer for top surface of semiconductor device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55113334A (en) * | 1979-02-23 | 1980-09-01 | Hitachi Ltd | Manufacture of passivation film |
-
1981
- 1981-09-22 JP JP56149952A patent/JPS5851523A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5851523A (ja) | 1983-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4912543A (en) | Integrated semiconductor circuit having an external contacting track level consisting of aluminum or of an aluminum alloy | |
| JPH0752772B2 (ja) | 半導体装置の製法 | |
| US20010030344A1 (en) | Semiconductor device and method for manufacturing the same | |
| JPS645458B2 (ja) | ||
| JP3435186B2 (ja) | 半導体装置 | |
| JPH03179778A (ja) | 薄膜半導体形成用絶縁基板 | |
| US6274417B1 (en) | Method of forming a semiconductor device | |
| JPH05218015A (ja) | 半導体装置 | |
| JP2937886B2 (ja) | 半導体素子の層間絶縁膜形成方法 | |
| JP3056689B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0370178A (ja) | 半導体装置 | |
| JPH118234A (ja) | 半導体装置 | |
| KR100280797B1 (ko) | 반도체 소자의 제조방법 | |
| JPS61154171A (ja) | 絶縁ゲ−ト型電界効果半導体装置 | |
| JPH02234430A (ja) | 半導体装置 | |
| JPH06334050A (ja) | 半導体装置 | |
| JPH06260649A (ja) | 薄膜トランジスタの製造方法 | |
| JPS62115868A (ja) | 半導体装置の製造方法 | |
| JP2907765B6 (ja) | 半導体装置 | |
| JP2768967B2 (ja) | 半導体装置の薄膜形成方法 | |
| JPH0579184B2 (ja) | ||
| JPH0562970A (ja) | 半導体装置 | |
| JP3237640B2 (ja) | 半導体装置 | |
| KR20000003941A (ko) | 반도체소자의 베리어메탈 | |
| JPH0277128A (ja) | 半導体装置 |