JPH0277130A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体装置の製造方法に関し、特に、スルー
ホール、及び電気的接続を行うためのコンタクトホール
の製造方法に関する。

（従来の技術） 従来、半導体装置の微細化は、平面方向の微細化はどに
、縦方向の微細化は比較的進んでいない。

そのため、コンタクトホール、スルーホールのアスペク
ト比が大きくなり、次工程の配線材料の成膜の際、ステ
ップカバレッジ（段差被覆状態）が悪くなり、その結果
、配線のショートを生じ、半導体素子の歩留りを低下さ
せる。これを改善するために、コンタクトホール、スル
ーホールの形状をテーパー化することによって、配線材
料のステップカバレッジを良（する方法が考えられてい
る。

（発明が解決しようとする課題） しかしながら、従来の方法ではコンタクトホール、スル
ーホールの形状を制御性良くテーパー状にエツチング出
来ず、そのため、配線のショートを生じ、半導体の歩留
りを低下させることがあった。

そこで、本発明は上述した従来の技術課題に鑑み、制御
性の良いエツチングにより、所望のテーパー形状のコン
タクトボール、スルーホールを有する半導体装置を製造
する方法を提供することを目的とする。

（課題を解決するための手段） 本発明は、前述した課題を解決するための手段として、
半導体装置の製造方法において、不純物をドーピングし
て、膜の厚さ方向に不純物濃度の不均一な分布を持つ絶
縁膜を作る工程と、上記絶縁膜のバターニングの際、ド
ライエツチングとウェットエツチングを併用する工程と
、を有することを特徴とする半導体装置の製造方法を提
供するものである。

本発明によれば、コンタクトホール、スルーホール側面
のエツチングの際、絶縁膜中の不純物濃度に比例してエ
ツチングレイトが変化することを利用して、該膜表面の
不純物濃度を高くし、下層との界面に近づくほど、濃度
を低くすることにより、エツチング形状を所望のテーパ
ー形状とすることができる。

更に、本発明によれば、不純物プロフィルの制御が容易
であることから、所望のテーパー形状とする為の制御も
極めて容易に行うことができる。

（実施例） 本発明の好適な実施態様は、絶縁膜に良好なテーパー形
状のスルーホール、あるいはコンタクトホールを形成す
るために、不純物を含有させた絶縁膜を形成し、ドライ
エツチングを行ない、更に、ウェットエツチングを行な
うことである。

本発明では、絶縁膜として、酸化シリコン膜、または窒
化シリコン膜が好適に用いられる。

また、不純物としては、酸化シリコンに対して、エツチ
ングレートが異なる酸化物を形成するようなもの、例え
ば、Ｐ、Ａｓ、Ｂ、等が好ましい。これらはまた、絶縁
性を劣化させることがないという点からも、より好まし
い。

また、酸化シリコンに対して、不純物として、Ｎを用い
てもよい。この場合には、Ｎの含有により、酸化シリコ
ンとエツチングレートの異なる酸化窒化シリコン（Ｓ　
ｉ　ｘｏｙＮｚ）を形成するためである。また、窒化シ
リコン膜の場合には、不純物として０が好適に用いられ
る。

また、上記原子を、複数組み合わせて含有させることも
可能であり、この場合には、ＢとＰとの組み合わせが、
もっとも好ましい。

そして、上記Ｐ、Ａｓ、Ｂ、等を不純物として含有した
場合、不純物濃度が高いところでは、サイドエッチ量が
太き（なり、不純物濃度が低いところでは、小さ（なる
。

また、酸化シリコン膜にＮを含有させた場合、Ｎの濃度
が高いところでは、サイドエッチ量が小さくなり、Ｎの
濃度が低いところでは、サイドエッチ量は大きくなる。

また、窒化シリコン膜に０を含有させた場合には、０の
濃度が高いところでは、サイドエッチ量が大きくなり、
０の濃度が低いところでは、サイドエッチ量は小さくな
る。

従って、上記不純物濃度を層厚方向に変化させることに
より、所望のテーパー形状を得ることが可能となる。

以下、本発明の最も好適な実施例について説明するが、
本発明は以下の実施例に限定されることはない。

（第１の実施例） 第１図（ａ）〜（ｄ）は、本発明による半導体装置の製
造方法について、最も特徴的なコンタクトホールの形成
を示す概略図である。

まず、ｎ型或いはｐ型半導体基板１上に、ＮＳＧ絶縁膜
２を７００ｏ人厚に形成する［第１図（ａ）］。

次に、下層材料としての半導体基板１に影響を与えない
ように上記ＮＳＧ絶縁膜２に不純物４としてリン（Ｐ）
を９５０℃で１５分間拡散してドーピングする［第１図
（ｂ）］。この時、不純物濃度は絶縁膜２の表面から膜
厚方向に低くなるようにする。

次に、絶縁膜２上にフォトレジスト層３を形成し、その
バターニングを行う。レジストパターンは、例えば、直
径１ｔＬｍのコンタクトホールな得る為には、直径０．
８μｍのパターニングをし、それにより絶縁膜２を縦方
向に、例えば反応性イオンエツチング等のドライエツチ
ングにより、コンタクトホールの原型を作成する［第１
図（ｃ）］、この時、エツチングガスとしては、ＣＪａ
及びＣＨＦ３を用いる。

続いて、エツチング液としてＢＨＦを用いて、コンタク
トホール側面のウェットエツチングを行う。

リン（Ｐ）をドープしていないＮＳＧ膜のＢＨＦでのエ
ツチングレイトは７５０人／ｍｉｎであるが、不純物と
してリンを拡散し、リン濃度を１×１０　”ａｔｍ／ａ
ｍ”とした、ＮＳＧ膜表面でのＢＨＦによるエツチング
レイトは、３０００人／ｍｉｎとなる。リン濃度が低く
なるに従い、つまり膜厚方向の下層との界面に近づくに
従い、エツチングレイトは小さくなり、基板ｌとの界面
付近では７５０人／＋＋＋ｉｎとなる。

従って、以上のことから、Ｂ）ＩＦで１分２０秒ウェッ
トエツチングすることにより、絶縁膜表面のコンタクト
ホール開口径は１．８μｍとなり、また基板ｌとの界面
での開口径は１μｍとなり、所望のテーパー形状をもつ
コンタクトホールの形成を容易に行うことが出来る［第
１図（ｄ）］。

以上は電気的接続を行う為のスルーホールの場合も同様
である。

（第２の実施例） 次に、本発明による半導体装置の製造方法として、好適
に用いられる光電変換装置の製造方法について、第２図
（ａ）〜（ｌを用いて具体的に説明する。

まず、第２図（ａ）に示されろように、不純物濃度Ｉ　
Ｘ　１０　”〜ｌ　Ｘ　１０１８ａｔｍ／ｃｍ”のｎ型
シリコン基板１０１の裏面に、不純物濃度ｌＸｌ０”〜
ｌ　Ｘ　１０　”ａｔｍ／ｃａ＋’のオーミックコンタ
クト用のｎ０層１０２をＰ、Ａｓ又はｓｂの拡散によっ
て形成した。続いてｎ０層１０２上に、厚さ３０００〜
７０００人の酸化膜１０３（たとえばＳｉＯ□膜）をＣ
ＶＤ法によって形成した。

酸化膜１０３はバックコートと呼ばれ、基板１０１が熱
処理される際の不純物蒸気の発生を防止するものである
［第２図（ａ）】。

次に、基板１０１の表面を、温度１０００℃、ＨＣｌを
２　Ａ　／ｗｉｎ　、　Ｈｔを６０ρ／ｍｉｎの条件で
約１．５分間エツチングした後、たとえばソースガス５
ｉＨａＣ１−（１００％）を１．２β／＋ａｆｎ、ドー
ピングガス（ＯＸ希釈ＰＩ（、、２０ＰＰＭ＞を１００
ｃｃ流し、成長温度１０００℃、１２０〜ｌ　８０Ｔｏ
ｒｒの減圧下において、ｎ−エピタキシャル層１０４（
以下、ｎ−層１０４とする。）を形成する。この時の単
結晶成長速度は０．５　μｍ／ｗｉｎ　、厚さ２〜ｌＯ
μｍ、そして不純物濃度はＩ　Ｘ　１０”　〜１０”ａ
ｔｍ／ｃｍ３、好ましくは１０　”〜１０　”ａｔａ＋
／ｃｍ”である［第２図（ｂ）］。

続いて、ｎ−層１０４上に厚さ２００〜１０００人のパ
ッド用の酸化膜１０８をパイロジエネック酸化（Ｈ８＋
Ｏ□）、ウェット酸化（Ｏｍ　＋　Ｈ，０）、スチーム
酸化（Ｎ　ｍ　＋　ＨＪ）、又はドライ酸化により形成
した。ここで、積層欠陥等のない良好な酸化膜を得るに
は、８００〜１０００℃の温度での高圧酸化が適してい
る。

続いて、１０００〜２０００人の窒化膜（Ｓｉ、〜４）
　１２１をＬＰＣＶＤ法、又はＰ−ＣＶＤ法によって堆
積する［第２図（Ｃ）］。

なお、本実施例ではＬＰＣＶＤ法を用い、堆積温度７７
０〜８３０℃、真空度０．１〜０．３Ｔｏｒｒ、　Ｓｉ
Ｈ，Ｃ１ｇ　２０〜３０ＳＣＣＭ、　ＮＨ，７０〜ｌ　
５０　ＳＣＣＭの条件で良い結果が得られた。

次に、ドライエツチング法により、素子分離領域１０６
を形成する部分の窒化膜１２１を選択的に除去し、開口
部１２２を形成した［第２図（ｄ）］。

次に、窒化膜１２１をマスクとして、イオン注入法によ
りＡｓ、　Ｐ等の不純物イオンなｎ−領域１０４へ打込
み、不純物濃度をｌＸｌ０”〜５×１０　”ａｔａ＋／
Ｃｍ”とした。

続いて、Ｎ２雰囲気で熱処理することで電気的に活性化
し、窒化膜の耐酸化性を利用した選択酸化法によって、
窒化膜１２１の開口部１２２の部分に、膜厚８０００〜
ｔｏｏｏｏ人の厚いフィールド酸化１１１１２４を、選
択的に形成するとともに、００領域１２３を所定の深さ
まで押込む。

こうして、フィールド酸化膜１２４の下にｎ゛領域１２
３を有する素子分離領域１０６を形成した［第２図（ｅ
）］。

次に加熱したリン酸により窒化膜１２１を完全に除去し
、更にフィールド酸化膜１２４を残して、酸化膜１０８
を除去した。その後再び、熱酸化によりゲート絶縁膜１
１２としての酸化膜を１００〜５００人厚で形成した。

この工程で、バックコートの酸化膜１０３は、完全に取
り除かれている。

続いて、レジスト１１０を塗布し、ベース領域となる部
分を選択的に除去する［第２図（ｆ）１゜次に、ＢＦ、
を材料ガスとして生成されたＢ１イオン、又はＢＦ２°
イオンをウェハへ打込む。この表面濃度はｌ　Ｘ　１０
１６〜５　Ｘ　Ｉ　Ｏ”ｃｍ−”、望ましくは１〜２０
　Ｘ　１０　”ａｍ−”であり、イオン注入量は７Ｘ　
１０”　〜ｌ　Ｘ　１０”ｃｍ−”、望ましくは１ｘ１
０’ａ〜Ｉ　Ｘ　１０　”ａｍ−”である。

こうしてイオンが注入されると、レジストｌｌＯを除去
した後、１０００〜１１００℃、Ｎ２雰囲気で熱拡散に
よって不純物１度ｌＸ１０”〜ＩＸ１０　”ａｔｍ／ｃ
ｍ”のｐベース領域１０９を所定の深さまで形成する［
第２図（ｇ）］。

なお、ｐベース領域１０９の深さは、たとえば０．６〜
１μｍ程度であり、なお、ベース領域１０９を形成する
方法としては、ＢＳＧをウェハ上に堆積させて、１１０
０〜１２００℃の熱拡散によって不純物Ｂを所定の深さ
まで拡散させて形成する方法もある。

次に、エミッタ領域を形成する部分の酸化膜１１２を選
択的に除去し、その後ポリシリコンを（Ｎ　２＋　５Ｉ
Ｈ４）又は（Ｈｅ＋５ｉＨｎ）ガスでＣＶＤ法により堆
積した。この時の堆積温度は５５０〜９００℃、厚さは
４０００〜５０００人とした。

その後、Ａｓをイオン注入により、ポリシリコン中に、
イオン注入条件として、ドーズ量ＩＥＩ５〜５　Ｅ　ｌ
　６　ａ　ｔｍ／　ａｍ”　、加速度５０〜７０ＫｅＶ
としてドープした。

その後、酸化膜の除去された開口部に堆積したポリシリ
コンを熱処理し、ポリシリコン内のＡｓ等の不純物を、
ｐベース領域１０９へ拡散させて、不純物濃度１×１０
″〜１ｘ１０２°ａｔｍ／ｃｍ”のｎ９エミツタ領域１
１５を形成した。

続いて、ポリシリコンをフォトリソグラフィー工程にて
部分的にエツチング除去し、エミッタ電極部１１６及び
ＭＯＳトランジスタのゲート電極部１１７を形成した［
第２図（ｈ）］　。

更に、フォトレジストを塗布した後、ＭＯＳトランジス
タのソース領域を形成すべき個所のレジストのみを選択
除去し、Ｂを拡散させて不純物濃度Ｉ　Ｘ　１０　Ｉｓ
〜Ｉ　Ｘ　１０　”ａｔｍ／ｃｍ”　（Ｄ”）−大領域
１１ｇを形成した［第２図（ｉ）］。

以上のように形成した素子基板に絶縁膜を設け、本発明
によるコンタクトホールを形成する工程について、以下
に詳しく説明する。

素子基板温度を４００℃、ＳＬ！Ｌを１．０４２　／ｍ
ｉｎ、０□を０．　ＩＱ　／ｍｉｎ、　Ｎ　２をｌ　Ｏ
ｊ２／ｍｉｎの条件で導入し、ＣＶＤ法により、ＮＳＣ
膜１２０を５０００〜１００００人に堆積させた。

この時、Ｐｌｌ、ガスをＮＳＧ膜１２０が０〜２０００
人までは流量を０．２０００人からはＯ，ｌ　Ａ　／ｍ
ｉｎずつ流量を増加させることで、膜厚方向に不純物濃
度の変化するＮＳＧ膜１２０とした［第２図（ｊ）１゜ 次にフォトレジストを塗布した後、コンタクトホールを
形成すべき個所を選択的に除去した。

その後、エツチングガスとしてＣ，Ｆ、を８０ＳＣＣｈ
ｌ、ＣＨＦ５を２０　ＳＣＣＭ導入し、圧力６０Ｐａの
もとでＲＦパワー２．１ｋＷとしてドライエツチングを
行った。

続いてエツチング後としてＢＨＦを用いたウェットエツ
チングを用い、テーパー形状のコンタクトホール１２６
を形成した［第２図（ｋ）］。

次にＡｌ−３ｉを０．６〜１μｍ堆積させフォトエツチ
ング工程によりパターニングを行い、電極１２９を形成
するとともに、Ａｌ−３Ｌ第１配線１２５を形成した。

再び、前述のＮＳＧ膜１２０の形成と同様に、膜厚方向
に不純物濃度の変化するＮＳＣ膜１２８を形成し、更に
上述のコンタクトホール１２６の形成と同様にしてスル
ーホール１２７を形成し、Ａｌ−３ｉ第２配線１２５°
を形成した。［第２図（β）］。

次に、本発明により製造された光電変換装置の基本的な
動作を第２図（２）を参照して説明する。

光がバイポーラトランジスタのベースであるｐ領域１０
９へ入射し、光量に対応した電荷がｐ領域１０９に蓄積
される（蓄積動作）、蓄積された電荷によってベース電
位は変化し、その電位変化を浮遊状態にしたエミッタ電
極１１５から容量負荷を介して読出すことで、入射光量
に対応した電気信号を得ることができる（読出し動作）
。

また、ｐ領域１０９に蓄積された電荷を除去するには、
エミッタ１１５を接地し、ゲート１１７に正電圧のパル
スを印加する（リフレッシュ動作）。この正電圧を印加
することで、ｐ領域１０９はｎ′″領域１１５に対して
順方向にバイアスされ、蓄積された電荷が除去される。

以後上記の蓄積、読出し、リフレッシュという各動作が
繰り返される。

要するに、ここで提案されている光電変換の方式は、光
入射によって発生した電荷を、ベースであるｐ領域１０
９に蓄積し、その蓄積電荷量によって、エミッタと不図
示のコレクタとの間に流れる電流をコントロールするも
のである。したがって、蓄積された電荷を、各セルの増
幅機能により電荷増幅してから読出しをするわけであり
、高出力、高感度、さらに低雑音を達成できる。

本発明は、上記実施例に限定されることはなく、その他
、例えば、眉間絶縁膜２の材質として、５ＬＯＮ等を用
いることができ、膜形成中に６０ガス流量を変化させて
、膜中の酸素濃度を変化させることにより、膜厚方向に
、前述した不純物濃度分布と同様な効果を有する、酸素
濃度分布を持つ絶縁膜を形成することも出来る。これは
、例えば、プラズマＣＶＤ法により、原料ガスとして５
ｉＨ４１７０ＳＣＣＭ、　ＮＨ−６００ＳＣＣＭ、印加
ＲＦ電流２、ＯＡ、温度３００℃の条件で、Ｎ、Ｏガス
を０〜ｌ　ＯＯＯＳＣＣＭで変化させながら流入させる
ことにより、ＳｉＮの膜中に５ｉＯＮを生じさせ、膜厚
方向に変化する酸素濃度分布を有する絶縁膜とすること
ができる。

また、ドライエツチングガスとしては、ＳＦ、等を用い
ることができ、ウェットエツチング液としてＢＨＦ液等
を用いることができる。

（発明の効果） 本発明は絶縁膜中に不純物の層厚方向に対する不均一な
分布を持たせ、ドライエツチングであらかじめ原型バタ
ーニングした後に、ウェットエツチングを行うことによ
り、コンタクトホールおよびスルーホールを、容易にテ
ーパー形状に制御でき、配線材料のステップカバレッジ
を良（することができ、その結果、配線のショートを防
ぎ、半導体素子の歩留り、信頼性を向上することができ
る。

また、本発明はドライエツチングと、ウェットエツチン
グを併用するため、従来のドライエツチングのみによる
スルーホール、コンタクトホールの形成法に比べて、エ
ツチング終点検出時に、早めにドライエツチングを終了
し、ウェットエツチングにより、仕上げを期待すること
ができる。そのため、ドライエツチング時のオーバーエ
ツチング時間を短（することができ、ドライエツチング
による下地へのダメージを低下することができ、信頼性
を高める効果がある。

【図面の簡単な説明】

第１図（ａ）〜（ｄ）は１本発明における半導体装置の
製造方法の一実施例を示す概略工程図である。 第２図（ａ）〜（Ｉ２）は本発明の第２の実施例の半導
体装置の製造方法を示す概略工程図である。 １・・・半導体基板 ２・・・絶縁膜 ３・・・レジスト層 ４・・・不純物 １０１・・・（ｎ型シリコン）基板 １０２・・・ｎ　０層 １０３・・・酸化膜（バックコート） １０４・・・ｎ−層 １０６・・・素子分離領域 １０８・・・パッド用酸化膜 １０９・・・ｐベース領域 １１０・・・レジスト １１２・・・ゲート絶縁膜 １１５・・・ｎ９エミツタ領域（エミッタ電極）１１６
・・・エミッタ電極部 １１７・・・ゲート電極部 １１８・・・ソース領域 １２０・・・ＮＳＣ膜 １２１・・・窒化膜 １２２・・・開口部 １２３・・・ｎ′″層（領域） １２４・・・フィールド酸化膜 １２５・・・Ａ９−３ｉ第１配線 １２５゛・・・Ａｌ２−Ｓｉ第２配線 １２６・・・コンタクトホール １２７・・・スルーホール １２Ｂ・・・ＮＳＣ膜 １２９・・・Ａｌ１−５ｉ電極 代理人　弁理士　山　下　穣　平 第１図 ０．８層ｍ 第２図 第２図 第２図

Claims (1)

1. 【特許請求の範囲】 半導体装置の製造方法において、 不純物をドーピングして、膜の厚さ方向に不純物濃度の
   不均一な分布を持つ絶縁膜を作る工程と、上記絶縁膜の
   パターニングの際、ドライエッチングとウェットエッチ
   ングを併用する工程と、を有することを特徴とする半導
   体装置の製造方法。