JPH027772A - 画像読み取り装置のシェーディング補正回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 ファクシミリ、イメーノスキャナ、デジタル複′Ｔｆ、
磯等の画像読み取り装置に用いられるシェーディング補
正回路の改良に関する。

〈従来の技術〉 」ユニのような？ｒｉ重機器の画像読み取り装置には、
読み取りセンサーとしてＣＣＤ（電荷結合素子）等のイ
メージセンサ−が用いられており、この上うなイメーノ
センサーを用いた走査によって得られる画像信号には、
シェーディングと称される誤差が生ずる。これは原稿の
１ラインの全域にわｒこって均一な尤を当てることが困
難であることや、イメーノセンサーの名受范素子を同じ
感度に製作釘ることが難しい等のためであり、−殻にシ
ェーディング補正回路を設けてこのような誤差を補正す
る処理を打っている。このシェーディング補正には、白
い画像を読み取って得られる白基準信号が必妥である。

第２図は特ＩＪＩＩ昭６３−５２５７５号公報に示され
ている従来の画像読み取り装置のブロック回路図である
。図において、１はＣＣＤを用いたイメーノセンサー、
２０はスイッチ、２１はイメーノセンサーから入力され
たアナログの画像信号をデジタル信号に変換するＡ／Ｄ
変換器、２２はあＣ）かしめ定められた基準値をＡ／Ｄ
変換器２１の出力で割った値である逆数値を出力する逆
数変換器、２３はイメーノセンサーの１個の受光素子に
対する複数個の逆数値を平均ｒる平均化回路、２４は平
均化回路２３の出力を、Ｉ！き込み、必要に応じて読み
出せるメモリーであるＲ　Ａ　Ｍ、２５はＲＡＭ２４に
格納されたデジタルデータをアナログデータに変換する
Ｄ／Ａ変換２：÷、２６は原稿データに補正値を乗算す
るアナログ取算器、２７はｈａＷ後のアナログデータを
デジタルデータに変換して出力するＡ／Ｄ変換器である
。

この回路の動作は次の通りである。まず、スイッチ２０
を閉じた状態にしておき、補正基帛値となる１原稿を読
み取り、Ａ／Ｄ変換器２１、逆数変換器２２、汗ｌ均化
回路２３による処理を経て補正係数をＲＡＭ２４に記録
するというｆ順をすべての受光ｉ７−に対して行う。次
１こ実際に画像を読み取る場合は、スイッチ２０を開い
た状態にしてＩ；き、各受光素子に対応する補正値がＲ
ＡＭ２４より出力され、アナログ氷見器２６により乗算
された後、Ａ／Ｄ変換器２７によりデジタルデータに変
換される。

〈発明が解決しようとする課題〉 ところで、センサーから読み取ったＣＣＤの出力と原稿
濃度とは比例せず、人間の視覚特性は対数関係となる（
第３図参照）。そのためセンサーが読み取るわずかな光
量の変化で６、人間の視覚１’ｆ性上濃度差が大きく変
化することになる。しかしなが呟画像データをΔ／Ｄ変
換した後に人間の視覚特性に適するように対数変換すれ
ば、原Ｍ濃度りとの関係はＡ／Ｄ変換の精度を５ｂｉｔ
とした時、ｒｊＳ４図に示すようにｇ、稿濃度の高い部
分では読み取りセンサーのわずかな変動で原稿濃度が大
さく変化してしまい、滑らかな多階調記録が再現できな
いという問題があった。

この発明はこの点に着目し、適正な補正を簡単な回路構
成で行うことのできるシェーディング補正回路を得るこ
とを目的としてなされたものである。

く課題を解決するための手段〉 」ユ述の目的を達成するために、この発明では、Ａ／Ｄ
変換器の前段に対数アンプを設けて読み取すセン号−か
らの出力と濃度間の直線化を施し、Ａ／Ｄ変換器からの
画像データ出力を同じくＡ／Ｄ変換器から出力された自
基準値と比較して、画像データが基準値より太きければ
基準値となるように制限するとともに、対数量のままで
加減抹器により加減算してシェーディング補正を行うよ
うにしている。

く作用〉 月数アンプによる対数変換を行った後に対数１のままで
シェーディング補正をしているので、原稿濃度全域１こ
わｒこって適正な補正が行われ、読み取りセンサーの読
み収り誤差の３？ごを小さく抑えろことができる。

〈実施例〉 次に第１図に示した一実施例について説明する。

図において、１はＣＯＤを用いた読み取り用のイメーノ
センサー、２はイメーノセンサー１で読み取っｒこアナ
ログ信号の画像を対数変換する対数アンプ、：（１土大
・１数アンプ２で！ｉＦられるアナログデータをデ、グ
タルデータに変換するＡｌ１）変換器、４はスイッチ、
５はンエーデイング補正のための補正値を書き込み、随
時読み出せるＲＡＭ、６は読み取った画像データが自基
準値より大きいか小さいかを１゛す断し、もし大きけれ
ば画像データを自基準値となるように制限する比較制限
回路、７はシェーディング補正を行うための加減伴回路
である。

実施例の回路は上記のような構成であり、次のように動
作する。

まず、スイッチ４を閉じた状態で基卆となる白色の画像
をイメーノセンサー１で読み取り、その白基準のアナロ
グデータを対数アンプ２により対数変換した後、Ａ／Ｄ
変換器３によりアナログの対数データをデジタルの対数
データに変換し、これを基準データとしてＲＡＭ５に書
き込む。次にスイッチ４を開いた状態で原稿画像を読み
取り、上記と同様に対数アンプ２とＡ／Ｄ変換器３によ
る処理を経て対数のデジタルデータに変換し、比較制限
回路６に入力する。比較制限回路６では、争読み込んだ
画像データとＲＡ　Ｍ　５に格納されている補正データ
とを比較し、画像データが補正データ以下であればその
まま画像データを出力し、画像データが補正データより
大きければ、画像データが補正データと等しくなるよう
に制限して加減算回路７に出力ｒる。

以上の処理は、画像データと補正データが共に対数量で
あるため、氷見：（：（を必要とせず１…なる加算と減
算の前ｉｎな操作で行うことが可能であり、以上の操作
をすべての受光素子に対して行うことにより、シェーデ
ィング補正されたデータを得ることができる。この１５
の画像処理データと原稿濃度りとの関係は、第５図のよ
うに各デジタルデータが直線上を等間隔に並んだ状態と
なるので、センサーの読み取り誤差に起因する濃度差の
大きな変化が抑えられるのである。

〈発明の効果〉 上述の実施例から明らかなように、この発明は、読み取
りセンサーの出力をＡ／Ｄ変換する前に対数変換して対
数量の状態で画像データと補正データを比較し、Ｎ１ｆ
ｆ１のままで加減算してシェーディング補正を行うよう
にしている。従って、読み取りセンサーの読み取りｌに
よって濃度データが大きく変化するということがなくな
ってシェーディング補正が適正に行われ、また従来のよ
うに乗算器を必要としないため、回路枯成が簡１１ｔな
ものとなってコストダウンが可能となり、更に補正処理
を高速化することら可能となるのである。

【図面の簡単な説明】

第１し１は、この発明の一実施例の画像読み取り装置の
シェーディング補正回路のブロック回路図、第２図は、
従来のシェーディング補正回路のブロック回路図、 第３図は、正規化されたＣＣＤの出力と原稿濃度の関係
図、 第４図は、従来例における画像処理データと原稿濃度の
関係図、 第５図は、実施例にｔ；ける画像処理データと原稿濃度
の関係図である。 １・・・読み取りセンサー　、２・・・対数アンプ３・
・・Ａ／Ｄ変換器 、４・・・スイ／チ ５・・・ＲＡＭ 、６・・・比較制限回路 ７・・・加減算回路 出Ｋｎ人 シャープ株式会社

Claims (1)

【特許請求の範囲】
1. １、原稿を読み取る読み取りセンサーとこの読み取りセ
   ンサーからのアナログ出力をデジタル量に変換するＡ／
   Ｄ変換器との間に対数アンプを設けて、読み取りセンサ
   ーからの出力と濃度間の直線化を施し、Ａ／Ｄ変換器か
   らの画像データ出力を同じくＡ／Ｄ変換器から出力され
   た白基準値と比較して、画像データが基準値より大きけ
   れば基準値となるように制限するとともに、対数量のま
   まで加減算してシェーディング補正を行うようにしたこ
   とを特徴とする画像読み取り装置のシェーディング補正
   回路。