JPH0277802A - ディジタル信号処理回路 - Google Patents
ディジタル信号処理回路Info
- Publication number
- JPH0277802A JPH0277802A JP22839288A JP22839288A JPH0277802A JP H0277802 A JPH0277802 A JP H0277802A JP 22839288 A JP22839288 A JP 22839288A JP 22839288 A JP22839288 A JP 22839288A JP H0277802 A JPH0277802 A JP H0277802A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- message
- dsp
- interruption
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims abstract description 12
- 238000004891 communication Methods 0.000 claims abstract description 11
- 238000004886 process control Methods 0.000 abstract description 6
- 235000019800 disodium phosphate Nutrition 0.000 description 18
- 238000010586 diagram Methods 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 5
- 238000005259 measurement Methods 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
Landscapes
- Control By Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ディジタル数値化された信号を論理処理も
しくは演算処理することによって所望の機能を実現でき
るディジタル信号処理回路(以下DSPという)に関す
るものである。
しくは演算処理することによって所望の機能を実現でき
るディジタル信号処理回路(以下DSPという)に関す
るものである。
第5図は伝送特性自動測定装置の一例を示す構成図であ
る。この図において、21はマイクロコンピュータ、2
2は測定トーン発生用DSP、23はモデモ信号変調用
DSP、24はレヘルメータ用DSP、25はモデモ復
調用DSP、26はゲート、27はD/A変換器、28
はA/D変換器、29はスムージング用ローパスフィル
タ、30はサンプル・ホールド回路、31はノイズ除去
用ローパスフィルタ、32は平衡出力用トランス、33
は平衡/不平衡トランスである。
る。この図において、21はマイクロコンピュータ、2
2は測定トーン発生用DSP、23はモデモ信号変調用
DSP、24はレヘルメータ用DSP、25はモデモ復
調用DSP、26はゲート、27はD/A変換器、28
はA/D変換器、29はスムージング用ローパスフィル
タ、30はサンプル・ホールド回路、31はノイズ除去
用ローパスフィルタ、32は平衡出力用トランス、33
は平衡/不平衡トランスである。
このように構成された伝送特性自動測定装置では、各機
能の起動、停止がマイクロコンピュータ21よりI10
バスを介して行われ、例えば測定トーンを発生させるた
めにはオシレータの機能を具現化するプログラムを内蔵
した測定トーン発生用DSP22のみに起動コマンドが
与えられる。
能の起動、停止がマイクロコンピュータ21よりI10
バスを介して行われ、例えば測定トーンを発生させるた
めにはオシレータの機能を具現化するプログラムを内蔵
した測定トーン発生用DSP22のみに起動コマンドが
与えられる。
しかし、上記のように従来は、1個のDSPにつき1つ
の機能しか具現化していなかったため、複数個のDSP
が必要となっており、コストを増大させていた。
の機能しか具現化していなかったため、複数個のDSP
が必要となっており、コストを増大させていた。
この発明は、上記の課題を解決するためになされたもの
で、1個で同時に複数の機能を具現化できるDSPを得
ることを目的とする。
で、1個で同時に複数の機能を具現化できるDSPを得
ることを目的とする。
この発明に係るDSPは、制御用コンピュータとの通信
手段と、各処理機能を選択的に起動、停止する起動手段
および停止手段と、割り込み源に対して処理機能を対応
させる複数の準備手段と、処理を行う複数の処理手段と
、処理を停止させるとともに割り込みを不許可にする複
数の終結手段と、割り込み源に対して割り当てられた処
理機能を選択的に実行させる実行制御手段と、複数の処
理機能の準備手段、IA埋千手段終結手段を時分割で連
続的に、または1つの処理機能の準備手段。
手段と、各処理機能を選択的に起動、停止する起動手段
および停止手段と、割り込み源に対して処理機能を対応
させる複数の準備手段と、処理を行う複数の処理手段と
、処理を停止させるとともに割り込みを不許可にする複
数の終結手段と、割り込み源に対して割り当てられた処
理機能を選択的に実行させる実行制御手段と、複数の処
理機能の準備手段、IA埋千手段終結手段を時分割で連
続的に、または1つの処理機能の準備手段。
処理手段、終結手段を連続的に実行させるプロセス制御
手段とを備えたものである。
手段とを備えたものである。
この発明においては、各処理機能を具現化するプロセス
を時分割で制御することにより複数の処理機能が同時に
実行されることになる。
を時分割で制御することにより複数の処理機能が同時に
実行されることになる。
〔実施例)
第1図はこの発明のDSPの一実施例の構成を示す図で
ある。この図において、1は図示しない制御用コンピュ
ータとの通信手段、1aはメツセージ手段、2.3は各
処理機能を選択的に起動。
ある。この図において、1は図示しない制御用コンピュ
ータとの通信手段、1aはメツセージ手段、2.3は各
処理機能を選択的に起動。
停止する起動手段および停止手段、4は割り込み源に対
して処理機能を対応させる準備手段、5は論理手段、演
算処理等の処理を行う処理手段、6は処理の実行を停止
するとともに割り込みを不許可にする終結手段、7は割
り込み源に対して割り当てられた処理機能を選択的に実
行する実行制御手段、8はプロセス制御手段で、複数の
処理機能の準備手段4.処理手段5.終結手段6を時分
割で連続的に、または1つの処理機能の準備手段411
L理手段5.終結手段6を連続的に実行させる。9はゲ
ート、10はこの発明のDSPを示す。また、第2図は
処理機能の具現化を示すタイムチャートを示す図であり
、第3図、第4図はそれぞれI10バス、2ボ一トRA
M11を用い、この発明のDSPloを接続した例を示
す図である。
して処理機能を対応させる準備手段、5は論理手段、演
算処理等の処理を行う処理手段、6は処理の実行を停止
するとともに割り込みを不許可にする終結手段、7は割
り込み源に対して割り当てられた処理機能を選択的に実
行する実行制御手段、8はプロセス制御手段で、複数の
処理機能の準備手段4.処理手段5.終結手段6を時分
割で連続的に、または1つの処理機能の準備手段411
L理手段5.終結手段6を連続的に実行させる。9はゲ
ート、10はこの発明のDSPを示す。また、第2図は
処理機能の具現化を示すタイムチャートを示す図であり
、第3図、第4図はそれぞれI10バス、2ボ一トRA
M11を用い、この発明のDSPloを接続した例を示
す図である。
次に動作について説明する。
まず、制御用のマイクロコンピュータ21から通信手段
1を介して送出される起動メツセージを受けると、起動
手段2により特定の処理機能が選択的に起動される。す
なわち、この時、準備手段4により割り込み源に対して
の処理機能の対応付けが行われるとともに、割り込み許
可および実行許可が指示される。次いで割り込みがある
と、プロセス制御手段8によりこの割り込みに対応した
制御プロセスが選択され、処理手段5により処理が行わ
れる。そして、メツセージを送出する必要がある場合に
は、メツセージ手段1aから通信手段1を介してマイク
ロコンピュータ21へのメツセージの送出が行われる。
1を介して送出される起動メツセージを受けると、起動
手段2により特定の処理機能が選択的に起動される。す
なわち、この時、準備手段4により割り込み源に対して
の処理機能の対応付けが行われるとともに、割り込み許
可および実行許可が指示される。次いで割り込みがある
と、プロセス制御手段8によりこの割り込みに対応した
制御プロセスが選択され、処理手段5により処理が行わ
れる。そして、メツセージを送出する必要がある場合に
は、メツセージ手段1aから通信手段1を介してマイク
ロコンピュータ21へのメツセージの送出が行われる。
以後、同様に割り込みに対して処理が行われ、処理手段
5により自立的に停止信号が送出されるかマイクロコン
ピュータ21から停止メツセージが送出されると、停止
手段3により終結手段6が起動され、割り込み不許可お
よび実行不許可が指示される。
5により自立的に停止信号が送出されるかマイクロコン
ピュータ21から停止メツセージが送出されると、停止
手段3により終結手段6が起動され、割り込み不許可お
よび実行不許可が指示される。
この際、通常は終結前に通信手段1を介してマイクロコ
ンピュータ21との通信が行われるが、プロセスが自立
的に停止する場合には通信は行われない。また、他の割
り込み源に対する処理機能についても同様の手順で具現
化される。
ンピュータ21との通信が行われるが、プロセスが自立
的に停止する場合には通信は行われない。また、他の割
り込み源に対する処理機能についても同様の手順で具現
化される。
すなわち、この発明のDSPloでは各処理機能を具現
化するプロセスを時分割で制御することにより複数の処
理機能を同時に実現することが可能になり、他の処理機
能に影響を及ぼすことなく指定された処理機能を実現で
きる。
化するプロセスを時分割で制御することにより複数の処
理機能を同時に実現することが可能になり、他の処理機
能に影響を及ぼすことなく指定された処理機能を実現で
きる。
したがって、第3図または第4図に示すように接続すれ
ば、1個のDSPIOを用いるだけで第5図に示したも
のと等価な伝送特性自動測定装置を実現することができ
、装置の低コスト化が図れなお、第1図に示したこの発
明のDSPloを構成する各手段は、実際にハードで構
成しても相当の効果があるが、通常市販されている汎用
のDSPを用い各構成要求をソフトウェアで構成すれば
容易に実現でき、この場合、本体の小型化が可能になり
一層機能的となる。
ば、1個のDSPIOを用いるだけで第5図に示したも
のと等価な伝送特性自動測定装置を実現することができ
、装置の低コスト化が図れなお、第1図に示したこの発
明のDSPloを構成する各手段は、実際にハードで構
成しても相当の効果があるが、通常市販されている汎用
のDSPを用い各構成要求をソフトウェアで構成すれば
容易に実現でき、この場合、本体の小型化が可能になり
一層機能的となる。
また、この発明のDSPloは上記の伝送特性自動測定
装置に限らず、テレコミュニケーション、ロボット、画
像処理機能等のあらゆる分野に応用可能であることはい
うまでもない。
装置に限らず、テレコミュニケーション、ロボット、画
像処理機能等のあらゆる分野に応用可能であることはい
うまでもない。
この発明は以上説明したとおり、制御用コンピュータと
の通信手段と各処理機能を選択的に起動、停止する起動
手段および停止手段と、割り込み源に対して処理機能を
対応させる複数の準備手段と、処理を行う複数の処理手
段と、処理を停止させるとともに割り込みを不許可にす
る複数の終結手段と、割り込み源に対して割り当てられ
た処理機能を選択的に実行させる実行制御手段と、複数
の処理機能の準備手段、処理手段、終結手段を時分割で
連続的に、または1つの処理機能の準備手段、処理手段
、終結手段を連続的に実行させるプロセス制御手段とを
備えたので、各処理機能を具現化するプロセスを時分割
で制御することにより複数の処理機能が同時に実行でき
、1個のDSPで複数の処理機能を同時に具現化できる
という効果がある。
の通信手段と各処理機能を選択的に起動、停止する起動
手段および停止手段と、割り込み源に対して処理機能を
対応させる複数の準備手段と、処理を行う複数の処理手
段と、処理を停止させるとともに割り込みを不許可にす
る複数の終結手段と、割り込み源に対して割り当てられ
た処理機能を選択的に実行させる実行制御手段と、複数
の処理機能の準備手段、処理手段、終結手段を時分割で
連続的に、または1つの処理機能の準備手段、処理手段
、終結手段を連続的に実行させるプロセス制御手段とを
備えたので、各処理機能を具現化するプロセスを時分割
で制御することにより複数の処理機能が同時に実行でき
、1個のDSPで複数の処理機能を同時に具現化できる
という効果がある。
第1図はこの発明のDSPの一実施例の構成を示す図、
第2図は処理機能の具現化を示すタイムチャート、第3
図、第4図はこの発明のDSPの接続例を示す図、第5
図は伝送特定自動測定装置の従来例を示す構成図である
。 図中、1は通信手段、1aはメツセージ手段、2は起動
手段、3は停止手段、4は準備手段、5は処理手段、6
は終結手段、7は実行制御手段、8はプロセス制御手段
、9はゲート、10はこの発明のDSP、+1は2ボー
1−RAMである。
第2図は処理機能の具現化を示すタイムチャート、第3
図、第4図はこの発明のDSPの接続例を示す図、第5
図は伝送特定自動測定装置の従来例を示す構成図である
。 図中、1は通信手段、1aはメツセージ手段、2は起動
手段、3は停止手段、4は準備手段、5は処理手段、6
は終結手段、7は実行制御手段、8はプロセス制御手段
、9はゲート、10はこの発明のDSP、+1は2ボー
1−RAMである。
Claims (1)
- 制御用コンピュータによって制御されるディジタル信号
処理回路であって、前記制御用コンピュータとの通信手
段と各処理機能を選択的に起動、停止する起動手段およ
び停止手段と、割り込み源に対して処理機能を対応させ
る複数の準備手段と、処理を行う複数の処理手段と、処
理を停止させるとともに割り込みを不許可にする複数の
終結手段と、割り込み源に対して割り当てられた処理機
能を選択的に実行させる実行制御手段と、前記複数の処
理機能の前記準備手段、処理手段、終結手段を時分割で
連続的に、または1つの処理機能の前記準備手段、処理
手段、終結手段を連続的に実行させるプロセス制御手段
とを備えたことを特徴とするディジタル信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63228392A JPH0820888B2 (ja) | 1988-09-14 | 1988-09-14 | ディジタル信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63228392A JPH0820888B2 (ja) | 1988-09-14 | 1988-09-14 | ディジタル信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0277802A true JPH0277802A (ja) | 1990-03-16 |
| JPH0820888B2 JPH0820888B2 (ja) | 1996-03-04 |
Family
ID=16875749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63228392A Expired - Fee Related JPH0820888B2 (ja) | 1988-09-14 | 1988-09-14 | ディジタル信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0820888B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03283976A (ja) * | 1990-03-30 | 1991-12-13 | Toshiba Corp | 画像再生装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5653915A (en) * | 1979-10-08 | 1981-05-13 | Nissan Diesel Motor Co Ltd | Cooler for automobile |
| JPS60194817A (ja) * | 1984-03-16 | 1985-10-03 | Sony Corp | デイジタル信号処理装置 |
| JPS63102492A (ja) * | 1986-10-17 | 1988-05-07 | Fujitsu Ltd | デイジタル信号処理装置 |
-
1988
- 1988-09-14 JP JP63228392A patent/JPH0820888B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5653915A (en) * | 1979-10-08 | 1981-05-13 | Nissan Diesel Motor Co Ltd | Cooler for automobile |
| JPS60194817A (ja) * | 1984-03-16 | 1985-10-03 | Sony Corp | デイジタル信号処理装置 |
| JPS63102492A (ja) * | 1986-10-17 | 1988-05-07 | Fujitsu Ltd | デイジタル信号処理装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03283976A (ja) * | 1990-03-30 | 1991-12-13 | Toshiba Corp | 画像再生装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0820888B2 (ja) | 1996-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03156559A (ja) | マルチプロセッサシステムに於ける割込み処理方式 | |
| JPH0277802A (ja) | ディジタル信号処理回路 | |
| JP2871749B2 (ja) | コプロセッサ・バス切換回路 | |
| JP2841405B2 (ja) | マイクロコンピュータの制御回路 | |
| JPS62286117A (ja) | 情報処理装置 | |
| JPH0418655A (ja) | データ処理装置 | |
| JP2879854B2 (ja) | アドレス変換値の設定処理方式 | |
| JPH02105951A (ja) | アドレスデータ作成回路及びこれを内蔵するデジタル信号処理装置 | |
| JPH02176832A (ja) | マイクロコンピュータ | |
| JPS60178524A (ja) | 1チツプマイクロコンピユ−タ | |
| JPS59161720A (ja) | Dma転送開始方法 | |
| KR910005757Y1 (ko) | 멀티 프로세서에 있어서 핸드 세이킹 회로 | |
| JPH01250127A (ja) | データ入力方法 | |
| JPS60108935A (ja) | マイクロコンピュ−タの割込処理方式 | |
| JPS60147841A (ja) | ル−プ制御方式 | |
| JPH01250126A (ja) | データ入力方法 | |
| JPS62198939A (ja) | プログラムトレ−ス装置 | |
| JPH01248264A (ja) | システムバス競合制御方式 | |
| JPH04177557A (ja) | 異種バス間接続における割込み処理方式 | |
| JPH03225484A (ja) | マイクロコンピュータ | |
| JPH01154236A (ja) | 時分割タスク実行装置 | |
| JPH01283637A (ja) | 利用者が定義可能な推論制御装置 | |
| JPH02211575A (ja) | マルチプロセッサ形情報処理装置 | |
| JPH01185733A (ja) | 入出力エミュレーション方式 | |
| JPH0476683A (ja) | シングルチップマイクロコンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |