JPH0277828A - disk controller - Google Patents

disk controller

Info

Publication number
JPH0277828A
JPH0277828A JP22864088A JP22864088A JPH0277828A JP H0277828 A JPH0277828 A JP H0277828A JP 22864088 A JP22864088 A JP 22864088A JP 22864088 A JP22864088 A JP 22864088A JP H0277828 A JPH0277828 A JP H0277828A
Authority
JP
Japan
Prior art keywords
command
address
ram
stored
command buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22864088A
Other languages
Japanese (ja)
Inventor
Kunio Watanabe
渡辺 国夫
Takashi Tsunehiro
隆司 常広
Toshiyuki Izeki
利之 井関
Hiroshi Kurihara
博司 栗原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP22864088A priority Critical patent/JPH0277828A/en
Publication of JPH0277828A publication Critical patent/JPH0277828A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディスク装置に係り、特に、コマンドバッフ
ァを有するディスクドライブ装置の制御コマンドの処理
に有効なディスク制御装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a disk device, and particularly to a disk control device that is effective in processing control commands for a disk drive device having a command buffer.

〔従来の技術〕[Conventional technology]

従来のディスク制御装置は、例えば、日立製ハードディ
スクコントローラHD6346Mのマニュアルに記載の
ように、コマンドを格納するレジスタを一つしか有して
いない。しかも、そのコマンドも、リードコマンド、ラ
イトコマンドのように、特定のディスクフォーマットに
限って、リード/ライトを行うものであった。
A conventional disk control device has only one register for storing commands, as described in the manual for the Hitachi hard disk controller HD6346M, for example. Furthermore, these commands, such as read commands and write commands, perform read/write operations only for specific disk formats.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかしながら、ディスク装置を多種多様に、さらに高速
に制御することは、ひとつのコマンドレジスタにリード
やライトといったコマンドをセツ卜するだげでは非常に
困難となる。すなわち、コマンドを格納するレジスタが
一つしかなく、コマンドの種類も限られているので、デ
ィスク装置の多種多様な制御を高速に行えないという問
題があった。
However, it is very difficult to control a wide variety of disk devices at high speed simply by setting read and write commands in one command register. That is, since there is only one register for storing commands and the types of commands are limited, there is a problem in that a wide variety of controls of the disk device cannot be performed at high speed.

この問題を解決するためには、所望の制御に応じコマン
ド列を格納するコマンドバッファを設け、ディスク7オ
ーマツトを詳細に制御するフォーマットコマンドをその
用途に応じて組合せてコマンドバッファに格納しておく
ことが考えられるが、このように制御に応じて7オーマ
ツトコマンドを組合せてバッファにその度に格納するこ
ととすると、フォーマットコマンドを格納する制御プロ
グラムにおいて、容量およびサイクル数が多くなるとい
う新たな問題が生じる。
In order to solve this problem, a command buffer should be provided to store command sequences according to the desired control, and format commands for controlling the disk format in detail should be combined according to the purpose and stored in the command buffer. However, if seven format commands are combined according to the control and stored in the buffer each time, a new problem arises in that the capacity and number of cycles will increase in the control program that stores the format commands. occurs.

本発明の目的は、各制御の度にフォーマットコマンドを
組合せてバッファに格納することなく、所望の制御が行
えるディスク制御装置を提供することにある。
An object of the present invention is to provide a disk control device that can perform desired control without combining format commands and storing them in a buffer for each control.

〔課題を解決するだめの手段〕[Failure to solve the problem]

上記目的を達成するために、本発明は、ホストコンビー
ータとディスク装置との間のデータ転送を制御するディ
スク制御装置において、所望の制御に応じたコマンド列
を格納するコマンドバッファと、該コマンドバッファに
格納された各コマンド列のスタートアドレスを格納する
RAMと、所望ノコマント列のスタートアドレスが格納
された上記RAMのアドレスをセットするコマンドスタ
ートレジスタとを備えることを特徴とするものである。
In order to achieve the above object, the present invention provides a disk control device that controls data transfer between a host converter and a disk device, and a command buffer that stores a command string according to desired control; The present invention is characterized by comprising a RAM for storing the start address of each command string stored in the command string, and a command start register for setting the address of the RAM in which the start address of the desired command string is stored.

上記コマンドバッファをROMおよびRAMにより構成
し、上記ROM部分に予め定められたコマンド列を格納
しておくようにしてもよい。また、上記コマンドバッフ
ァのRAM部分にユ f固有のコマンド列を格納するよ
うにしてもよい。
The command buffer may include a ROM and a RAM, and a predetermined command sequence may be stored in the ROM portion. Further, a command sequence unique to Uf may be stored in the RAM portion of the command buffer.

〔作用〕[Effect]

上記コマンドバッファには、予め各制御に応じて組合せ
たコマンド列を格納しておく。また、上記スター)アド
レス格納RAMには、上記各コマ、ンド列のスタートア
ドレスを格納してお(。そこで、所望の制御に対応する
スタートアドレスが格納された上記スタートアドレス格
納RAMのアドレスヲ上記コマンドスタートレジスタに
セットすると、所望の制御が開始される。
The command buffer stores in advance command sequences that are combined according to each control. In addition, the start address of each frame and command string is stored in the star address storage RAM. When set in the command start register, desired control is started.

具体的には、コマンドスタートレジスタはそのセット値
によりスタートアドレス格納RAMのアドレスをアクセ
スし、これによりそのアドレスの内容がスタートアドレ
スとしてコマンドバッファのアドレスカウンタに格納さ
れる。このアドレスカウンタの示すコマンドバッファの
内容が順次コマンド処理回路に続出され、指示された所
望の制御が実行される。
Specifically, the command start register accesses the address of the start address storage RAM according to its set value, and the contents of that address are thereby stored as the start address in the address counter of the command buffer. The contents of the command buffer indicated by this address counter are sequentially output to the command processing circuit, and desired control as instructed is executed.

このように、本発明によれば、従来のように地理の度に
コマンドバッファの内容を書き換えてアドレスカウンタ
を再設定してからスタートする必要がなくなるので、コ
マンド処理を迅速に行うことができる。
As described above, according to the present invention, it is no longer necessary to rewrite the contents of the command buffer and reset the address counter each time a geographic location is used, as is the case in the past, so command processing can be performed quickly.

〔実施例〕〔Example〕

以下、本発明の一実施例を図面により詳細に説明Jる。 Hereinafter, one embodiment of the present invention will be explained in detail with reference to the drawings.

第1図は、本発明の一実施例のディスク制御装置を示す
ブロック図である。本装置は、コマンドスタートレジス
タ1−1、スタートアドレス格納RAM1−2、アドレ
スカウンタ1−3、コマンドバッファ1−4、コマンド
処理回路1−5からなる。
FIG. 1 is a block diagram showing a disk control device according to an embodiment of the present invention. This device includes a command start register 1-1, a start address storage RAM 1-2, an address counter 1-3, a command buffer 1-4, and a command processing circuit 1-5.

コマンドスタートレジスタ1−1は、コマンドスタート
アドレスの格納しであるスタートアドレス格納RAM1
−2のアドレスを指示し、この指示されたアドレスの内
容すなわちスタートアドレスがアドレスカウンタ1−5
にセットされる。このアドレスカウンタの示すアドレス
のコマンドバッファ1−4の内容がコマンド処理回路1
−5に読み出されて処理される。この処理が終了した後
、コマンド処理回路1−5から信号線1−6にカウンタ
パルスが出力され、アドレスカウンタ1−3をインクリ
メントし、同様に処理を続ける。
Command start register 1-1 is a start address storage RAM 1 that stores command start addresses.
-2 address, and the content of this specified address, that is, the start address, is the address counter 1-5.
is set to The contents of the command buffer 1-4 at the address indicated by this address counter are the contents of the command processing circuit 1.
-5 and is read out and processed. After this process is completed, a counter pulse is output from the command processing circuit 1-5 to the signal line 1-6, the address counter 1-3 is incremented, and the process continues in the same manner.

次に、具体的な処理の一例として、リード処理1の処理
を行なう場合の基本動作を、第2図を用いて説明する。
Next, as a specific example of processing, the basic operation when performing read processing 1 will be described with reference to FIG.

まずリード処理1のフォーマットコマンドが格納されて
いるコマンドバッファ1−4のスタートアドレスである
“0”が格納されているスタートアドレス格納RAM 
1−2のアドレスである“00”を:fマントスタート
レジスタ1−1にセットする。このことKよりスタート
アドレス格納RAM1−2の00番地の内容である“0
#がアドレスカウンタ1−5にセットされ、コマンドバ
ッファ1−4の0番地のフォーマットコマンドがコマン
ド処理回路1−5に読み出され処理される。
First, the start address storage RAM stores "0" which is the start address of the command buffer 1-4 where the format command for read processing 1 is stored.
Set "00", which is the address of 1-2, in the :f cloak start register 1-1. This means that the content of address 00 of the start address storage RAM1-2 is "0" from K.
# is set in the address counter 1-5, and the format command at address 0 of the command buffer 1-4 is read out to the command processing circuit 1-5 and processed.

この処理終了後、信号線1−6にカウンタパルスが出力
されアドレスカウンタ1−3をインクリメントする。以
下同様に処理が終了するまで続ける。
After this process is completed, a counter pulse is output to the signal line 1-6 to increment the address counter 1-3. The process continues in the same manner until the process is completed.

また、スタートアドレス格納RAM1−2の00番地を
“45”に書き換え、コマンドスタートレジスタ1−1
K“00#をセットするとアドレスカウンタ1−3にス
タートアドレス格納RAM1−2の00番地の内容であ
る“45”がセットされ、コマンドバッファ1−4の4
5番地の内容であるリード処理2のフォーマットコマン
ドが、コマンド処理回路1−5に読み出されて処理され
る。この処理が終了した後、信号線1−6にカウンタパ
ルスが出力されアドレスカウンタ1−5をインクリメン
トし、同様に処理を続ける。
Also, address 00 of the start address storage RAM 1-2 is rewritten to "45", and the command start register 1-1
When K“00#” is set, “45”, which is the contents of address 00 of the start address storage RAM 1-2, is set in the address counter 1-3, and
The format command for read processing 2, which is the content of address 5, is read out and processed by the command processing circuit 1-5. After this process is completed, a counter pulse is output to the signal line 1-6, the address counter 1-5 is incremented, and the process is continued in the same way.

このようにスタートアドレス格納RAM1−2を書き換
えることにより、コマンドスタートレジスタ1−1に同
じ値でアクセスしても数種類のリード処理を行なうこと
ができ、ユーザは、コマンドスタートレジスタ1−1に
セットする値のみを知っていればよい。
By rewriting the start address storage RAM 1-2 in this way, several types of read processing can be performed even if the command start register 1-1 is accessed with the same value, and the user can set the value in the command start register 1-1. All you need to know is the value.

さらに、第3図のように、よ(使用されると思われるフ
ォーマットコマンドをROMとしてコマンドバッファ1
−4の下位に備え、上位にユーザが固有の処理のフォー
マットコマンドを格納するRAMエリアを備えるように
してもよい。この場合、通常の処理は、ROMとして格
納されているフォーマットコマンドをアクセスし、ユー
ザ固有の処理の場合は、ユーザエリアをアクでスする。
Furthermore, as shown in Figure 3, format commands that are likely to be used are stored in the command buffer 1.
-4 may be provided at the lower level, and a RAM area may be provided at the upper level for storing format commands for user-specific processing. In this case, normal processing accesses the format command stored in the ROM, and user-specific processing accesses the user area.

〔発明の効果〕〔Effect of the invention〕

以上詳述した如く、本発明によれば、制御の度にコマン
ドバッファを書き換える必要がなく、また、スタートア
ドレス格納RAMの内容を書き換えるだけで、数種類の
リード、ライト及びフォーマットがコマンドスタートレ
ジスタに格納する値を変えずに行なえるのでディスク制
御プログラムにおいて、容量及びサイクル数を削減する
と共に多種多様の制御を迅速に行なうことができる。
As detailed above, according to the present invention, there is no need to rewrite the command buffer every time control is performed, and several types of read, write, and format data can be stored in the command start register by simply rewriting the contents of the start address storage RAM. Since this can be done without changing the values, it is possible to reduce the capacity and number of cycles in a disk control program, and also to quickly perform a wide variety of controls.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例のディスク制御装置を示すブ
ロック図、第2図は第1図の装置の動作説明図、第5図
は本発明のディスク制御装置のコマンドバッファの一例
の説明図である。 1−1・・・コマンドスタートレジスタ1−2・・・ス
タートアドレス格納RAM1−3・・・アドレスカウン
タ 1−4・・・コマンドバッファ 1−5・・・コマンド処理回路 1−6・・・信号線
FIG. 1 is a block diagram showing a disk control device according to an embodiment of the present invention, FIG. 2 is an explanatory diagram of the operation of the device shown in FIG. 1, and FIG. 5 is an explanation of an example of a command buffer of the disk control device of the present invention. It is a diagram. 1-1... Command start register 1-2... Start address storage RAM 1-3... Address counter 1-4... Command buffer 1-5... Command processing circuit 1-6... Signal line

Claims (1)

【特許請求の範囲】 1、ホストコンピュータとディスク装置との間のデータ
転送を制御するディスク制御装置において、 所望の制御に応じたコマンド列を格納するコマンドバッ
ファと、 該コマンドバッファに格納された各コマンド列のスター
トアドレスを格納するRAMと、所望のコマンド列のス
タートアドレスが格納された上記RAMのアドレスをセ
ットするコマンドスタートレジスタとを 備えることを特徴とするディスク制御装置。 2、上記コマンドバッファをROMおよびRAMにより
構成し、上記ROM部分に予め定められたコマンド列を
格納しておくことを特徴とする請求項1記載のディスク
制御装置。3、上記コマンドバッファのRAM部分にユ
ーザ固有のコマンド列を格納することを特徴とする請求
項2記載のディスク制御装置。
[Claims] 1. In a disk control device that controls data transfer between a host computer and a disk device, a command buffer stores a command sequence according to desired control, and each command buffer stored in the command buffer 1. A disk control device comprising: a RAM that stores a start address of a command string; and a command start register that sets an address in the RAM that stores a start address of a desired command string. 2. The disk control device according to claim 1, wherein the command buffer is composed of a ROM and a RAM, and a predetermined command sequence is stored in the ROM portion. 3. The disk control device according to claim 2, wherein a user-specific command string is stored in a RAM portion of the command buffer.
JP22864088A 1988-09-14 1988-09-14 disk controller Pending JPH0277828A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22864088A JPH0277828A (en) 1988-09-14 1988-09-14 disk controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22864088A JPH0277828A (en) 1988-09-14 1988-09-14 disk controller

Publications (1)

Publication Number Publication Date
JPH0277828A true JPH0277828A (en) 1990-03-16

Family

ID=16879509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22864088A Pending JPH0277828A (en) 1988-09-14 1988-09-14 disk controller

Country Status (1)

Country Link
JP (1) JPH0277828A (en)

Similar Documents

Publication Publication Date Title
JPH02235156A (en) information processing equipment
JPH0277828A (en) disk controller
JPH0739086Y2 (en) FDD control circuit
JPS62120543A (en) Switching system for memory bank
JPH082727Y2 (en) Programmable sequencer
JPS61193255A (en) Operation method for high speed central processing unit
JPH0587653U (en) Address generator
JPS6139126A (en) Magnetic tape recording device
JPS6184705A (en) How to change the programmable controller user program
JPH058646U (en) Memory device
JPS61221952A (en) Method for processing channel program
JP2589485B2 (en) Control method of magnetic disk
JPH02125303A (en) Programmable controller
JPS6046747B2 (en) Initial program loading method
JPS5815203U (en) programmable controller
JPH0245823A (en) Printing method
JPS60220405A (en) Controller
JPS5938827A (en) Microprocessor ipl system
JPS61233852A (en) Memory editing system
JPS61246848A (en) Operation hysteresis storage circuit
JPH06230904A (en) Semiconductor disk device
JPS6113617B2 (en)
JPS63225836A (en) Storage device
JPS5829046A (en) Memory sorting system
JPH08171444A (en) Keyboard input reading method